[发明专利]一种锗基肖特基结的制备方法

说明书

技术领域

本发明属于半导体器件领域，具体涉及一种锗基肖特基结的制备方法。

背景技术

随着硅基CMOS器件尺寸缩小到纳米尺度，传统通过缩小尺寸提高器件性能的方法正面临物理与技术极限的双重考验。为了进一步提高器件工作速度，需要采用高迁移率沟道材料。锗材料在低电场下的空穴迁移率是硅材料的4倍，电子迁移率是硅材料的2倍，因此，锗材料作为一种新的沟道材料以其更高、更加对称的载流子迁移率成为高性能MOSFET器件很有潜力的发展方向之一。但是目前锗基MOS器件的制备技术还不成熟，NMOSFET器件性能不理想。高源漏串联电阻是影响锗基NMOSFET性能提高的关键因素之一。

与硅材料相比，N型杂质（如磷）在锗材料中激活浓度低，且扩散快，不利于浅结的制备。肖特基结由于能有效克服以上问题而成为一种非常具有发展潜力的结构。它与传统PN结的主要区别是：采用金属或者金属锗化物替代了传统的高掺杂区，此结构不仅避免了杂质固溶度低和扩散快的问题，而且还能获得突变结和低电阻率。对于肖特基结，影响性能的关键因素是衬底与金属之间的载流子势垒高度。但是对于金属与锗衬底接触时，费米能级被钉扎在价带顶附近，电子势垒高度大，不利于肖特基结性能的提升。导致锗表面费米能级钉扎的因素有以下两方面：第一，锗半导体表面的悬挂键和缺陷等因素形成的表面态；第二，根据海涅理论，金属的电子波函数在锗中的不完全衰减而导致在锗半导体的禁带当中产生的金属诱导带隙态（MIGS）。为了消除锗衬底与金属之间的费米能级钉扎，可在二者之间插入介质层，一方面可以钝化锗表面悬挂键，改善锗衬底与金属的界面质量；另一方面，插入的介质层可以阻挡电子波函数进入锗衬底，进而减少MIGS界面态。目前已被用做介质层的材料有Si₃N₄,Al₂O₃,Ge₃N₄等，但这些材料与锗之间的导带偏移量较大，会在锗衬底与金属之间引入较大的隧穿电阻，不利于增大肖特基结的开态电流。

对于锗衬底表面的钝化，稀土氧化物，如Y₂O₃,La₂O₃,CeO₂等，被认为是锗衬底表面良好的钝化物。这是由于稀土氧化物与锗衬底接触，界面处可生成稳定的X-O-Ge键（X指Y，La，Ce等稀土金属元素），有效钝化锗表面悬挂键，提高锗衬底与金属的界面质量。

发明内容

本发明的目的在于提供一种锗基肖特基结的制备方法，以减小锗基肖特基结的电阻率。

本发明提供的技术方案如下：

一种锗基肖特基结的制备方法：对N型锗基衬底进行表面清洗，然后在其表面淀积一层CeO₂，再淀积一层金属。

上述一种锗基肖特基结的制备方法中，在淀积CeO₂之前先对锗基衬底表面进行清洗，以去除表面沾污和自然氧化层。

上述一种锗基肖特基结的制备方法中，CeO₂可通过ALD、PLD、MBE、CVD等方法淀积，但并不局限于上述淀积CeO₂的方法。

上述一种锗基肖特基结的制备方法中，淀积CeO₂的厚度为0.3～2nm。

上述一种锗基肖特基结的制备方法中，淀积的金属可以是Al，Pt，Au，Ti，Ni，TiN，TaN，W等，但并不局限于上述淀积金属。

上述一种锗基肖特基结的制备方法中，淀积金属后可进行光刻、刻蚀、退火等工艺。

本发明的锗基肖特基结的制备方法适用于体Ge衬底、GOI（绝缘体上锗）衬底或任何表面含有Ge外延层的衬底，也适用于含锗的化合物半导体衬底，比如SiGe，GeSn等。

本发明的优点如下：