[发明专利]一种改良栅结构的晶体管

说明书

技术领域

本发明属于微电子技术领域，具体涉及一种改良栅结构的晶体管。

背景技术

晶体管，是一种固体半导体器件，可以用于检波、整流、放大、开关、稳压、信号调制和许多其它功能。晶体管作为一种可变开关，基于输入的电压，控制流出的电流，因此晶体管可做为电流的开关，和一般机械开关不同处在于晶体管是利用电讯号来控制，而且开关速度可以非常之快，在实验室中的切换速度可达100GHz以上。

晶体管主要可以分为两大类：双极性晶体管（BJT）和场效应晶体管（FET）。晶体管具有三个极；双极性晶体管的三个极，分别由N型跟P型组成的发射极、基极和集电极；场效应晶体管的三个极，分别是源极（源区）（Source）、栅极（栅区）（Gate）和漏极（漏区）（Drain）。

授权公告号为CN101567392B的发明公开了一种在确保良好的生产性同时又具有优良特性和高可靠性的栅绝缘层的薄膜晶体管，该薄膜晶体管包括：在基板上含有源区、沟道区、漏区的有源层，栅电极层，以及在有源层和栅电极层之间所形成的栅绝缘层的薄膜晶体管，栅绝缘层由在有源层一侧形成的第1氧化硅膜、在栅电极层一侧形成的第2氧化硅膜，和在第1氧化硅膜与第2氧化硅膜之间形成的氮化硅膜而形成。

晶体管是逻辑电路中的核心部件。逻辑电路是一种离散信号的传递和处理，以二进制为原理、实现数字信号逻辑运算和操作的电路，主要分为组合逻辑电路和时序逻辑电路，由最基本的“与门”电路、“或门电路”和“非门”电路组成。

传统意义上的逻辑电路，为了实现不同的逻辑门运算，需要使用不同类型、不同种类、不同数目的晶体管，藉此对于大面积制作逻辑电路的工艺提出了较高的要求，包括用不同的掩膜版、不同的工艺、不同的材料以及不同的设计，因此制造过程比较复杂，逻辑电路的成品率难以保证。

发明内容

本发明提供了一种改进栅结构的晶体管，能够减少逻辑电路中晶体管的个数，使逻辑电路的制备方法简单，器件面积减少，从而提高逻辑电路的成品率，降低制作成本，并且可以方便改善调整逻辑电路器件的电学性能。

一种改良栅结构的晶体管，包括基底和处在基底上的介质层，所述介质层上设有一源区、一漏区以及连通在所述源区和漏区之间的沟道区，所述沟道区内设有第一顶栅作为晶体管的输出极，其输出的逻辑值在沟道区导通时为逻辑1，在沟道区截断时为逻辑0；

所述晶体管还设有至少两个作为控制沟道区的输入极；其中至少有一个输入极为第二顶栅；还有至少有一个输入极为第三顶栅和/或底栅；所述第二顶栅和第三顶栅均位于所述介质层上，且处在所述沟道区的旁边。本发明中沟道区旁边的顶栅位于所述介质层上应理解为这些顶栅至少与介质层接触。

作为输出极的顶栅并不覆盖整个沟道区，且该顶栅具有稳定的输出电压；为了使该顶栅具有稳定的输出电压，在沟道区的长度方向上，该顶栅应具有合适的尺寸，以保证该顶栅的输出电压是一个明确的值，即在输入极电压确定后该顶栅的输出电压保持相对稳定。一般情况下在保证强度和导电性能的前提下，该顶栅尺寸尽可能的小。

作为优选，还设有用于控制沟道区的底栅，所述底栅处在基底和介质层之间或由所述基底兼做。

所述的源区、漏区、顶栅和底栅均可采用现有技术中使用的导体特性材料，包括金属、合金、导电聚合物、导电碳纳米管、铟锡氧化物（ITO）、铟镓锌氧化物（IGZO）等，其中，金属为铝、铜、钨、钼、金或铯等；合金至少含有铝、铜、钨、钼、金、铯中的两种；所述的沟道区使用半导体材料，所述半导体材料包括有机半导体材料和无机半导体材料等，例如氧化物半导体（如铟锡氧化物）、氧化锌纳米线以及碳纳米管。

所述的源区、漏区、顶栅、底栅和沟道区均使用铟锡氧化物。采用一次掩膜法自组装形成源区、漏区、顶栅、底栅和沟道区，工艺简单。

所述的基底可以采用各种材料，只需具有一定的强度可以起到支撑作用即可，包括玻璃、石英、陶瓷、金刚石、纸张、硅片、塑料或树脂等。

所述沟道区一般是条状，所述的“旁边”既可以是沟道区长度方向的一侧，也可以是宽度方向的一侧。

所述的沟道区的长度为0.001～5000μm，沟道区的宽度为0.0001～1000μm，沟道区的电学厚度为0.001～8000nm；

较优选沟道区的长度为0.01～100μm，沟道区的宽度为0.01～100μm，沟道区的电学厚度为0.01～200nm；

更优选沟道区的长度为0.1～10μm，沟道区的宽度为0.01～10μm，沟道区的电学厚度为1～50nm。