[发明专利]PMU上电时序测试装置及方法

权利要求书

1.PMU上电时序测试装置，其特征在于：包括待测PMU以及用来测试的SOC，所述待测PMU的两个电源输出引脚分别通过一电平检测电路连接到所述SOC的两个中断检测脚；

所述电平检测电路包括一第一电阻、一第二电阻、一第三电阻、一NPN三极管；所述待测PMU的每个电源输出引脚连接所述第一电阻，所述第一电阻另一端分两路，一路连接到所述NPN三极管的基极，另一路连接所述第二电阻，所述第二电阻另一端接地；所述NPN三极管的发射极接地，所述NPN三极管的集电极分两路，一路连接到所述SOC的中断检测脚，另一路连接到所述第三电阻，所述第三电阻另一端连接到电源；

所述SOC，通过分别检测所述NPN三极管集电极的电压变化来判断相应的时序,所述SOC接收到中断，然后在中断回调函数中记录下各路中断时的系统时间，存于记录数组，所有中断都执行完成后将数组数据与预设数据比较，判断所述待测PMU上电时序的正确性。

2.一种使用权利要求1所述的PMU上电时序测试装置的上电时序测试方法，其特征在于：包括如下步骤：

步骤1：将SOC的GPIO设为下降沿中断口，中断计数器count清0，时间记录数组timeDate[]清0；

步骤2：给待测PMU上电；

步骤3：延时1微秒，time++；

步骤4：判断Count>=待测需测电源个数n？是，转入步骤5，否，转入步骤6；

步骤5：比较timeDate[]是否在设定范围内，是，则转入步骤7，否，则转入步骤8；

步骤6：判断time>超时设定值？是，转入步骤8，否，转到步骤3；

步骤7：PMU上电时序合格，ret=SUCCESS，转入步骤9；

步骤8：PMU上电时序不合格，ret=ERROR，转入步骤9；

步骤9：结束测试。