[发明专利]一种绝缘衬底上的电子束曝光图形化方法

说明书

技术领域

本发明涉及微电子技术领域，特别是涉及一种绝缘衬底上的电子束曝光图形化方法。

背景技术

图形化技术是微纳制造过程的核心工艺之一。曝光图形的分辨率和套刻精度的不断提高，使得器件的特征尺寸越来越小，集成度不断提高。随着纳米科技的不断发展，各种新型的纳米材料及纳米结构不断被制备出来。光刻技术作为微纳器件图形化过程中的一个重要的环节，推动了微电子工业的特征尺寸进入纳米时代，得益于浸没式光刻技术的应用，器件的特征尺寸已经迈向了28nm的技术节点。然而,作为微纳加工主流工艺的光学光刻技术由于受曝光波长衍射极限的物理限制,其技术复杂性和设备制造成本大幅增加。因此需要寻找更高分辨率的光刻技术，电子束光刻技术以其分辨率高，性能稳定，功能强大，价格相对低廉成为人们关注的下一代光刻技术之一。

直写式电子束曝光直接将电子束斑打到表面涂有光刻胶的衬底上，不需要光学曝光工艺中昂贵和制备费时的掩模，即可将所需要的图形精确地转移到相应的半导体衬底上，其最高分辨率小于5纳米。通常电子束曝光适用于半导体或者导体材料，而当采用绝缘材料作为衬底时，由于样品表面绝缘层厚度超过20微米时，电子束斑打在样品上时，电荷聚集在样品表面产生电场导致电子束发生偏转，从而引起曝光图形发生偏移或者失真变形。这对于在绝缘衬底上制备微纳器件工艺提出了严峻的挑战。

因此如何解决绝缘衬底上电子束曝光时衬底表面电荷聚集的问题是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘衬底上的电子束曝光图形化方法，用于克服现有技术中在绝缘衬底上电子束曝光的工艺难关。

为实现上述目的及其他相关目的，本发明提供一种绝缘衬底上的电子束曝光图形化方法，其至少包括步骤：

一种绝缘衬底上的电子束曝光图形化方法，所述电子束曝光图形化方法至少包括以下步骤：

1）提供一绝缘衬底；

2）在所述绝缘衬底上旋涂电子束光刻胶；

3）在所述电子束光刻胶上表面形成金属薄膜；

4）进行电子束曝光得到所需光刻图形；

5）在得到的光刻图形上沉积金属层，形成金属电极；

6）剥离，去除光刻胶及多余的金属后得到所需金属图形。

优选地，所述步骤1）中的绝缘衬底厚度为10μm以上。

优选地，所述绝缘衬底的材料为SiO₂、Al₂O₃或MgO中的一种。

优选地，所述步骤2）中的具体步骤如下：首先，在所述绝缘衬底上旋涂小分子量的电子束光刻胶；接着再旋涂大分子量的电子束光刻胶。

优选地，所述步骤3）中形成的金属薄膜厚度不超过15nm。

优选地，所述金属薄膜的材料为Au。

优选地，所述步骤3）中的金属薄膜为几个纳米厚的不连续薄膜或连续薄膜。

优选地，所述步骤3）中的金属薄膜为连续薄膜时，步骤4）将包括超声振动的步骤。

本发明提供的一种绝缘衬底上的电子束曝光图形化方法具有以下有益效果：采用双层电子束光刻胶作为电子束抗蚀剂，有利于形成便于剥离工艺的undercut结构。在电子束胶面蒸发一层金属薄膜，形成导电层，可以有效的解决绝缘衬底表面电子束曝光时产生的电荷聚集的问题。

附图说明

图1-5显示为本发明绝缘衬底上的电子束曝光图形化工艺流程示意图。其中，

图1显示为本发明绝缘衬底上旋涂双层电子束光刻胶后的结构示意图。

图2显示为本发明衬底上蒸发Au薄膜并进行电子束曝光的结构示意图。

图3显示为本发明显影后的结构示意图。

图4显示为本发明表面沉积金属后的结构示意图。

图5显示为本发明去胶剥离金属后的结构示意图。

图6-10显示为本发明绝缘衬底上的电子束曝光图形化工艺另一实施例的流程示意图。其中，

图6显示为本发明另一实施例中绝缘衬底上旋涂电子束光刻胶后的结构示意图。

图7显示为本发明另一实施例中衬底上蒸发Au薄膜，然后旋涂第二层胶并进行电子束曝光的结构示意图。

图8显示为本发明另一实施例中显影后的结构示意图。

图9显示为本发明另一实施例中表面沉积金属后的结构示意图。

图10显示为本发明另一实施例中去胶剥离金属后的结构示意图。

元件标号说明

1、10  绝缘衬底

2、20  底层胶