[发明专利]栅格扇出晶圆级封装和制造栅格扇出晶圆级封装的方法

说明书

技术领域

本公开的各种方面一般地涉及栅格扇出晶圆级封装以及制造栅格eWLB封装的方法。

背景技术

当今，集成电路器件的制造通常包括封装集成电路或半导体器件。在制造裸片封装诸如例如层压封装或扇出晶圆级封装比如嵌入式晶圆级球栅阵列(eWLB)中，可能所期望的是包括围绕与互连的对方（例如PCB板）匹配的半导体器件的热膨胀系数（CTE）。

附图说明

在附图中，相同的参考标记贯穿于不同视图中一般指代相同的部分。附图不必按比例，而一般将重点放在说明本发明的原理。在随后的说明书中，参考以下附图来描述本发明的公开的各种方面，其中：

图1示出了芯片封装布置；

图2示出了根据本公开的一个方面的芯片封装布置；

图3A-F示出了说明制造根据本公开的多个方面的芯片封装布置的方法的示图；

图4A-4D示出了说明制造根据本公开的多个方面的芯片封装布置的方法的示图；

图5示出了根据本公开的另一个方面的芯片封装布置；

图6示出了根据本公开的另一个方面的芯片封装布置。

具体实施方式

在本公开的各种方面中，可提供芯片封装布置，其可包括至少一个半导体器件、一个或多个接合焊盘和嵌入式栅格。嵌入式栅格可放置成使得它基本围绕包封在封装中的半导体器件。嵌入式栅格可由金属材料形成。该嵌入式栅格可由聚合模塑材料形成。封装可附着到印刷电路板（PCB）。半导体器件、嵌入式栅格和聚合模塑材料的尺寸可变化，以提供更可靠的封装/印刷电路板（PCB）结构。嵌入式栅格可由与打底的PCB基本上相同的材料所形成。嵌入式栅格可具有与打底的PCB基本上相同的热膨胀系数（CTE）。

随后的详细描述参考了附图，附图通过说明示出了可实践本发明的公开的特定细节和方面。本公开的其他方面可被利用且可做出结构、逻辑和电气改变而不偏离本发明的范围。本公开的各种方面不必是相互排他的，因为本公开的一些方面可与本公开的一个或多个其他方面组合以形成公开的新的方面。随后的详细描述因此不是以限制意义理解的，并且本发明的范围由所附权利要求来限定。

为器件提供了本公开的各种方面，并且为方法提供了本公开的各种方面。将理解的是，器件的基本属性也适用于方法，反之亦然。因此，为了简洁的缘故，对这样的属性的重复的描述可被省略。

本文所使用的术语“耦合”或“连接”可被理解为分别包括直接“耦合”或直接“连接”以及间接“耦合”或间接“连接”。

本文所使用的术语“置于之上”、“位于之上”或“布置在之上”预期包括布置，在该布置中可在第二元件或层上直接放置、定位或安放第一元件或层，其中之间没有另外的元件或层；布置，在该布置中可在第二元件或层上放置、定位或安放第一元件或层，其中一个或多个附加的元件或层在第一元件或层与第二元件或层之间。

本文所使用的表述“栅格围绕”可被理解为指示元件或结构至少部分地位于栅格结构的边界内。例如，根据本公开的一些方面，其中栅格被配置为具有一个或多个侧面的结构，术语“围绕”可被理解为指示元件或结构被栅格结构的一个或多个侧面包封。

本文所使用的术语“热膨胀率”可被理解为以nm/℃的结构的尺寸随温度的变化率。这是直接涉及用于形成该结构的（一种或多种）材料的热膨胀系数（CTE）的量。

本文所使用的术语“接合焊盘”可被理解为例如包括将在裸片或芯片的接合工艺中（例如，在线接合工艺中、在倒装片工艺中或在球贴装工艺中）将接触的焊盘。在应用球贴装工艺的情况下，也可使用术语“球焊盘”。

本文所使用的术语“再分布迹线”可被理解为例如包括置于半导体器件的或晶圆的有源表面之上并且用于重定位半导体器件或晶圆的接合焊盘的导线或迹线。换言之，借助可再分布迹线，半导体器件或晶圆之上的接合焊盘的原始位置可移动到新的位置，该再分布迹线可用作“重定位的”新位置处的接合焊盘和半导体器件或晶圆之上的原始位置处的电触点（或焊盘）之间的电连接。

本文所使用的术语“再分布层（RDL）”可被理解为指的是包括用于重定位（“再分布”）裸片或晶圆的多个接合焊盘的至少一个或一组再分布迹线的层。