[发明专利]半导体封装及其形成方法

权利要求书

1.一种半导体封装，包括：

嵌入封装剂内并且在衬底之上设置的第一管芯；

在所述第一管芯之下以及在所述第一管芯与所述衬底之间设置的电介质衬垫层，其中所述电介质衬垫层完全覆盖所述第一管芯的底表面；并且

在所述衬底与所述电介质衬垫层之间设置的结合层。

2.根据权利要求1所述的半导体封装，其中在所述第一管芯的侧壁周围设置所述电介质衬垫层。

3.根据权利要求1所述的半导体封装，其中在所述第一管芯之下的所述电介质衬垫层与所述结合层接触。

4.根据权利要求1所述的半导体封装，其中所述结合层包括绝缘粘合剂、传导粘合剂、软焊剂或者纳米管芯附着。

5.根据权利要求1所述的半导体封装，其中所述电介质衬垫层包括约100 nm到约10μm的厚度。

6.一种半导体封装，包括：

嵌入封装剂内并且在衬底之上设置的第一管芯；以及

在所述第一管芯之下以及在所述第一管芯与所述衬底之间设置的电介质衬垫层，其中在所述第一管芯的侧壁周围设置所述电介质衬垫层。

7.根据权利要求6所述的半导体封装，还包括在所述衬底之上设置的结合层，其中在所述第一管芯之下的所述电介质衬垫层与所述结合层接触。

8.根据权利要求6所述的半导体封装，其中所述结合层包括绝缘粘合剂、传导粘合剂、软焊剂或者纳米管芯附着。

9.根据权利要求6所述的半导体封装，其中所述电介质衬垫层包括氧化硅。

10.根据权利要求6所述的半导体封装，其中所述电介质衬垫层包括氮化硅。

11.根据权利要求6所述的半导体封装，其中所述电介质衬垫层包括约100 nm到约10μm的厚度。

12.根据权利要求6所述的半导体封装，其中所述电介质衬垫层包括约500 nm到约5μm的厚度。

13.根据权利要求6所述的半导体封装，其中所述衬底包括引线框架，所述引线框架包括管芯焊盘和多个引线，并且其中电隔离所述第一管芯与所述管芯焊盘。

14.根据权利要求13所述的半导体封装，还包括耦合所述多个引线与在所述第一管芯的顶侧上的接触区域的多个互连，其中所述电介质衬垫层覆盖所述第一管芯的相反底侧。

15.根据权利要求13所述的半导体封装，还包括：

嵌入所述封装剂内并且在所述管芯焊盘之上设置的第二管芯，其中所述第二管芯电耦合到所述管芯焊盘。

16.根据权利要求15所述的半导体封装，其中所述第一管芯是逻辑控制器，并且其中所述第二管芯是分立竖直晶体管。

17.根据权利要求13所述的半导体封装，还包括在所述电介质衬垫层与所述管芯焊盘之间设置的粘合剂层，所述粘合剂层接触所述电介质衬垫层和所述管芯焊盘。

18.一种半导体封装，包括：

包括管芯焊盘和多个引线的引线框架；

嵌入封装剂内并且在所述管芯焊盘之上设置的第一管芯；

嵌入所述封装剂内并且在所述管芯焊盘之上设置的第二管芯，所述第二管芯电耦合到所述管芯焊盘；以及

在所述第一管芯和所述管芯焊盘之下设置的电介质衬垫层，其中电隔离所述第一管芯与所述管芯焊盘，其中所述电介质衬垫层包括约100 nm到约10μm的厚度。

19.根据权利要求18所述的半导体封装，其中在所述第一管芯的侧壁上设置所述电介质衬垫层。

20.根据权利要求19所述的半导体封装，其中所述电介质衬垫层包括氧化硅。

21.根据权利要求19所述的半导体封装，其中所述电介质衬垫层包括氮化硅。

22.根据权利要求19所述的半导体封装，其中所述电介质衬垫层包括约500 nm到约5μm的厚度。

23.根据权利要求19所述的半导体封装，其中所述电介质衬垫层包括化学气相沉积层。