[发明专利]半导体封装及其形成方法

说明书

技术领域

本发明一般地涉及半导体器件并且更特别地涉及半导体封装及其形成方法。

背景技术

在许多电子和其他应用中使用半导体器件。半导体器件包括通过在半导体晶片之上沉积许多类型的材料薄膜并且图案化材料薄膜以形成集成电路来在半导体晶片上形成的集成电路。

通常在陶瓷或者塑料体内封装半导体器件以防物理损坏和腐蚀。封装也支持连接到器件而需要的电接触。许多不同封装类型根据封装的管芯的类型和预计用途而可用。典型封装、例如封装的尺寸、管脚计数可以符合诸如来自联合电子器件工程委员会（JEDEC）的开放标准。封装也可以称为半导体器件组装或者简称为组装。

在许多应用中，多个半导体器件或者管芯是在单个半导体封装内的封装。在封装内的各种管芯通常通过提供的互连来互作用。然而，随着管芯由于封装大小的减少或者其他原因被紧密地封装或者被更近地带到一起，其他寄生机制可能开始操作并且恶化半导体器件的性能。

发明内容

这些和其他问题一般由本发明的示例实施例解决或者规避，并且技术优点一般由本发明的示例实施例实现。

根据本发明的一个实施例，一种半导体封装包括嵌入封装剂内并且在衬底之上设置的第一管芯。在第一管芯之下以及在第一管芯与衬底之间设置电介质衬垫层（liner layer）。电介质衬垫层完全覆盖第一管芯的底表面。在衬底与电介质衬垫层之间设置结合层（bond layer）。

根据本发明的一个实施例，一种半导体封装包括嵌入封装剂内并且在衬底之上设置的第一管芯。在第一管芯处以及在第一管芯与衬底之间设置电介质衬垫层。在第一管芯的侧壁周围设置电介质衬垫层。

根据本发明的一个实施例，一种半导体封装包括：包括管芯焊盘（die paddle）和多个引线的引线框架，以及嵌入在封装剂内并且在管芯焊盘之上设置的第一管芯。嵌入在封装剂内并且在管芯焊盘之上设置第二管芯。第二管芯电耦合到管芯焊盘。在第一管芯和管芯焊盘之下设置电介质衬垫层。电隔离第一管芯与管芯焊盘。电介质衬垫层包括约100nm到约10μm的厚度。

根据本发明的一个实施例，一种制作半导体封装的方法包括提供在顶表面上但是未在相反底表面上具有接触区域的第一管芯。在第一管芯的底表面之下沉积电介质衬垫层。用沉积的电介质衬垫层将第一管芯附着到引线框架的管芯焊盘。

根据本发明的一个实施例，一种制作半导体封装的方法包括提供具有多个第一管芯的第一衬底并且将第一衬底分割（singulating）成多个第一管芯。多个第一管芯在顶表面上具有接触区域。在分割之后在多个第一管芯的第一管芯的底表面之下沉积电介质衬垫层。底表面无接触区域。用沉积的电介质衬垫层将第一管芯附着到引线框架的管芯焊盘。

前文已经相当广义地概括本发明的实施例的特征以便可以更好地理解本发明的下文详细描述。下文将描述本发明的实施例的附加特征和优点，这些特征和优点形成本发明的权利要求的主题。本领域技术人员应当理解，可以容易利用公开的概念和具体实施例作为用于修改或者设计用于实现本发明的相同目的的其他结构或者过程的基础。本领域技术人员也应当认识，这样的等同构造未脱离如在所附权利要求书中阐述的本发明的精神和范围。

附图说明

为了更完整理解本发明及其优点，现在参照与附图结合进行的下文描述，在附图中：

包括图1A和1B的图1图示根据本发明的一个实施例的半导体封装，其中图1A图示横截面图并且图1B图示俯视图；

包括图2A和2B的图2图示半导体封装的一个替代实施例，其中在第一管芯的侧壁上形成隔离电介质层，其中图2A图示横截面图并且图2B图示俯视图；

包括图3A和3B的图3图示半导体封装，该半导体封装具有在管芯焊盘之上安装的多个管芯，但是管芯中的至少一个管芯未连接到管芯焊盘，其中图3A图示横截面图并且图3B图示俯视图；

包括图4A和4B的图4图示半导体封装，该半导体封装具有在管芯焊盘之上安装的多个管芯，但是管芯中的至少一个管芯未连接到管芯焊盘，其中图4A图示横截面图并且图4B图示俯视图；

包括图5A和5B的图5图示半导体封装，该半导体封装具有在管芯焊盘之上安装的至少三个管芯，但是管芯中的至少一个管芯未连接到管芯焊盘，其中图5A图示横截面图并且图5B图示俯视图；

包括图6A和6B的图6图示半导体封装，该半导体封装具有在管芯焊盘之上安装的至少三个管芯，但是管芯中的至少一个管芯未连接到管芯焊盘，其中图6A图示横截面图并且图6B图示俯视图；