[发明专利]一个包络检波器和多通路包络检波器电路

权利要求书

1.一个包络检波器，包括：

具有载波的输入，其是调幅（AM）或幅移键控（ASK）编码；

时钟产生器，其产生第一顺序的第一采样时钟、第一保持时钟、第一重置时钟，其中所述第一采样时钟有效先于所述第一保持时钟有效，所述第一保持时钟有效先于所述第一重置时钟有效，其中所述第一顺序的持续时间是所述输入的载波的两个或多个周期，其中所述第一顺序每两个或多个载波周期就循环重复；

第一采样开关，其被所述第一采样时钟控制，在所述载波第一周期期间导通；

第一整流器，其连接到所述第一采样开关，用以允许电流以第一方向流动，阻止电流以与所述第一方向相反的第二方向流动；

其中所述第一采样开关和所述第一整流器串联连接在所述输入和第一内部节点之间；

第一采样电容器，其在所述第一内部节点上，用以存储第一采样电荷，所述第一采样电荷是随着所述第一周期内所述输入的峰值电压变化而变化的；

第一重置开关，其在所述第一内部节点上，根据所述第一重置时钟，用以移除所述第一采样电容器上的所述第一采样电荷；

第一保持开关，其连接在所述第一内部节点上和第一输出节点之间，并由所述第一保持时钟控制，在所述第一周期结束后导通；

其中所述第一输出节点有第一调制信号，所述第一调制信号是随着所述第一周期内所述输入的峰值电压变化而变化的。

2.根据权利要求1所述的包络检波器，其中所述时钟产生器还产生第二顺序的第二采样时钟、第二保持时钟、第二重置时钟，其中所述第二采样时钟有效先于所述第二保持时钟有效，所述第二保持时钟有效先于所述第二重置时钟有效，其中所述第二顺序的持续时间是所述输入的载波的两个或多个周期，其中所述第二顺序每两个或多个载波周期就循环重复，并和所述第一顺序偏移一个载波周期；

还包括：

第二采样开关，其被所述第二采样时钟控制，在所述载波第二周期期间导通；

第二整流器，其连接到所述第二采样开关，用以允许电流以第一方向流动，阻止电流以与所述第一方向相反的第二方向流动；

其中所述第二采样开关和所述第二整流器串联连接在所述输入和第二内部节点之间；

第二采样电容器，其在所述第二内部节点上，用以存储第二采样电荷，所述第二采样电荷是随着所述第二周期内所述输入的峰值电压变化而变化的；

第二重置开关，其在所述第二内部节点上，根据所述第二重置时钟，用以移除所述第二采样电容器上的所述第二采样电荷；

第二保持开关，其连接在所述第二内部节点上和第二输出节点之间，并由所述第二保持时钟控制，在所述第二周期结束后导通；

其中所述第二输出节点有第二调制信号，所述第二调制信号是随着所述第二周期内所述输入的峰值电压变化而变化的。

3.根据权利要求2所述的包络检波器，还包括：

输出合成器，其综合来自所述第一输出节点和所述第二输出节点的采样保持信号。

4.根据权利要求3所述的包络检波器，其中所述输出合成器是在输出节点上的一个加总电容器，其中所述输出节点硬连线到所述第一输出节点和硬连线到到所述第二输出节点；

其中所述加总电容器上的输出电压在每个载波周期都被所述第一采样电荷和所述第二采样电荷交替调整，以跟踪所述输入的峰值电压作为检波包络信号。

5.根据权利要求3所述的包络检波器，其中所述输出合成器是一个后置处理电路，其接收所述第一输出节点，也接收所述第二输出节点，通过综合来自所述第一输出节点和所述第二输出节点的信号，产生一个随着所述输入的峰值电压变化而变化的检波包络信号。

6.根据权利要求5所述的包络检波器，其中所述输出合成器是一个数字信号处理器（DSP）。

7.根据权利要求5所述的包络检波器，其中所述输出合成器是一个解调器。

8.根据权利要求5所述的包络检波器，还包括：

第一输出电容器，其在所述第一输出节点上；

第二输出电容器，其在所述第二输出节点上。