[发明专利]一个包络检波器和多通路包络检波器电路

说明书

【技术领域】

本发明涉及包络检波器和多通路包络检波器电路，特别涉及用于调幅（Amplitude-Modulation，AM）和幅移键控（Amplitude-Shift-Keying，ASK）信号的包络检波电路。

【背景技术】

许多类型的电子系统都包括一个接收器，其必须处理接收的信号。该信号可能是加载在载波上的，例如通过调整或调制载波的振幅而载入。调幅（AM）和幅移键控（ASK）是调制幅度而加载信号的两种方法。

接收器可以使用包络检波器而从载波上提取出该信号。包络检波器输出的信号通常是载波在时间上的峰值。然后包络信号再经解调器或数字信号处理器（DSP）进一步处理。

图1是包络检测示意图。载波102通常有一个恒定的频率，但是其幅度被调制而加载一个信号。加载的信号可以包含或代表着各种信息，诸如歌曲、乐曲、数据、视频、加密数据、或一些其他类型的数据流。

理论上包络检波器会从载波102的正峰值产生一个上半部包络信号104，从载波102的负峰值或波谷产生一个下半部包络信号106。但是，真实的包络检波器上的电路损耗会产生一个电压降或损耗，因此真实的上部包络输出108要低于上部包络信号104。类似地，真实的下部包络输出110的绝对电压值要小于下部包络信号106。

这些电路损耗可能是由二极管检波器、滤波器诸如R-C滤波器（其施加一个R-C时间常数限制）、以及各种对频率敏感的阻抗的电压降造成的。例如，一个二极管检波器以及其后的滤波器就构成一个简单的包络检波器，该包络检波器的最大频率就受限于滤波器的R-C时间常数。电源或接地线上的纹波（ripple）会破坏一些包络检波器的稳定性，诸如那些基于晶体管反相器（inverter）或驱动器（driver）的包络检波器。具有接地源极或漏极的晶体管会将电源线或地电压纹波注入到检测到的信号中。施密特触发阶段（Schmidt-trigger stages）不能在大范围的输入电压或大摆幅的信号上运行。有源电路诸如运算放大器、均衡器、微分器、和锁相环（PLL）会增加电路复杂性，也会引入第二个问题，如谐波和环路稳定性。

现有技术的包络检波器通常对频率很敏感。当载波102的频率或加载数据的频率增加时，阻抗损耗和电压降就会显著增加。当频率上升，电压降会接近载波102的整个幅度。因此可能不允许非常高的数据比特率。也许需要有能调整恢复时钟相位的复杂电路，但是这些复杂电路又会由于它们的复杂性而将其自身的限制性强加在运行频率上。抖动和相位误差也会增加和产生问题。使时钟相位完全匹配载波102的峰值也是非常困难的。

需要有一个能在非常高频率和数据率上运行的包络检波器。包络检波电路不要有许多有源部件，诸如具有供电的或接地的源极或漏极的放大器晶体管，这样能减少纹波问题。包络检波器需要时间多路复用（time-multiplexed）或具有并行通路，以增加数据率。

【附图说明】

图1是包络检测示意图。

图2是双通路采样保持包络检波器的示意图。

图3A-D突出显示双通路包络检波器的运行状况。

图4是显示图2-3包络检波器运行的时序图。

图5显示一个检测负峰值的包络检波器。

图6是单通路包络检波器。

图7显示具有分开时钟源的包络检波器。

图8显示具有两个独立通路的包络检波器，其中两个通路通过后置处理器结合。

图9显示具有四个独立通路的包络检波器，其中四个通路通过后置处理器结合。

图10是图9四通路包络检波器的时序图。

图11是图9四通路包络检波器的另一个时钟时序图。

图12A-C显示开关可以由n沟道晶体管、p沟道晶体管或具有并联n沟道和p沟道晶体管的传输门来实施。

【发明详述】

本发明涉及改进的包络检波器。以下描述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本发明。所属领域的技术人员将明了对优选实施例的各种修改，且本文所界定的一般原理可应用于其它实施例。因此，本发明不希望限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。

图2是双通路采样保持包络检波器的示意图。接收信号RF_IN进入时钟恢复反相器42（clock-recovery inverter）和时钟产生器40，产生时钟CK1、CK1B、CK2…CK5。这些产生的时钟的时序如图4显示。RF_IN是一个调幅（AM）或幅移键控（ASK）编码信号。