[发明专利]具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种改善散热及屏蔽效率的半导体封装件及其制造方法。

背景技术

因为操作速度增加且装置尺寸减少，半导体封装件面临电磁干扰及散热问题。特别地，高时脉导致信号电平(signal level)之间较多的频率转态(frequent transition)，因而造成在高频下或短波下较高强度的电磁放射(electromagnetic emission)。电磁放射可以从半导体元件辐射至邻近的半导体元件。假如邻近的半导体元件的电磁放射强度较高，此电磁放射负面地影响半导体元件的运作。若整个电子系统内具有高密度分布的半导体元件，则半导体元件之间的电磁干扰更显严重。

一电子系统变得密集地集中，适当散热变得困难。热会降低效率，甚至损坏半导体封装件及此电子系统的其它电子元件。为了因应半导体封装件提升散热及屏蔽效果，且避免不利地冲击装置可靠度、安全、周期时间(cycle time)及/或成本，一需求对应地存在。

发明内容

根据本发明的一实施例，提出一种半导体封装件。半导体封装件包括一基板、一半导体芯片、一封装体、一凹部、一电性连接件及一导电层。基板具有一接地元件。半导体芯片设于基板上，且具有数个焊垫(bond pad)。封装体包覆半导体芯片。凹部位于封装体且露出半导体芯片的一上表面的至少一部分。电性连接件设于至少二焊垫之间的凹部内，其中电性连接件超过半导体芯片的一侧边。导电层设于封装体的一外表面的上方，其中导电层直接地接触电性连接件与接地元件。其中，电性连接件与导电层的一组合提供半导体封装件散热及屏蔽电磁干扰。

根据本发明的另一实施例，提出一种半导体封装件。半导体封装件包括一基板、一半导体芯片、一封装体、一凹部及一元件。基板具有接地元件。半导体芯片设于基板上，且具有数个焊垫。封装体包覆半导体芯片。凹部位于封装体且露出半导体芯片的一上表面的至少一部分。元件耦接至半导体芯片该上表面与该封装体以提供该半导体封装件散热及电磁干扰屏蔽的功能。

根据本发明的另一实施例，提出一种半导体封装的制造方法。制造方法包括以下步骤。设置一半导体芯片于一基板，其中半导体芯片具有一侧面及一上表面，且基板包括一接地元件；形成一封装件包覆半导体芯片的侧面，其中封装体定义一凹部露出半导体芯片的上表面；切割封装体、基板及接地元件，以露出接地元件的一侧壁；以及，形成一导电层覆盖封装体的一外表面及从凹部露出的半导体芯片的上表面，且接触露出的接地元件。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示数个实施例的一者的半导体封装件的剖视图。

图1B绘示图1A的俯视图。

图2所示绘示依照本发明另一实施例的半导体封装件的俯视图。

图3绘示图1A的导电层130的屏蔽效果图。

图4所示绘示依照本发明另一实施例的半导体封装件的剖视图。

图5绘示依照本发明另一实施例的半导体封装件的剖视图。

图6绘示依照本发明另一实施例的半导体封装件的剖视图。

图7绘示依照本发明另一实施例的半导体封装件的剖视图。

图8绘示依照本发明另一实施例的半导体封装件的剖视图。

图9A绘示依照本发明另一实施例的半导体封装件的剖视图。

图9B绘示图9A的半导体封装件700的俯视图。

图9C绘示图9A的半导体封装件700的俯视图。

图10绘示依照本发明另一实施例的半导体封装件的剖视图。

图11绘示依照本发明另一实施例的半导体封装件的剖视图。

图12A绘示图1的半导体封装件100的热阻(TR)的模拟数据图。

图12B绘示图5的半导体封装件300的TR的模拟数据图。

图13A至13F绘示图1A的半导体封装件100的制造步骤图。

图14绘示图4的半导体封装件200的制造步骤图。

图15A至15C绘示图5的半导体封装件300的制造步骤图。

图16A至16B绘示图6的半导体封装件400的制造步骤图。

图17A至17B绘示图8的半导体封装件600的制造步骤图。

图18A至18C绘示图10的半导体封装件的制造步骤图。

主要元件符号说明：

100、200、300、400、500、600、700、800、900：半导体封装件