[发明专利]电路板及其制造方法有效
申请号: | 201310109960.7 | 申请日: | 2013-03-29 |
公开(公告)号: | CN103369816A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 照井诚;小松大基;国枝雅敏;苅谷隆 | 申请(专利权)人: | 揖斐电株式会社 |
主分类号: | H05K1/02 | 分类号: | H05K1/02;H05K3/46 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路板 及其 制造 方法 | ||
1.一种电路板,其特征在于,具备:
第一绝缘层;
第一导体图案,其形成在上述第一绝缘层上;
第二绝缘层,其设置在上述第一绝缘层上和上述第一导体图案上;
布线结构体,其配置在上述第一绝缘层上,具有第三绝缘层和上述第三绝缘层上的第二导体图案;
第三导体图案,其形成在上述第二绝缘层上;以及
通路导体,其形成在上述第二绝缘层的内部,连接上述第一导体图案和上述第三导体图案。
2.根据权利要求1所述的电路板,其特征在于,
上述第二导体图案的图案宽度小于上述第一导体图案的图案宽度。
3.根据权利要求1或者2所述的电路板,其特征在于,
邻接的上述第二导体图案之间的间隔小于邻接的第一导体图案之间的间隔。
4.根据权利要求1~3中的任一项所述的电路板,其特征在于,
上述第一导体图案的上表面与上述第二导体图案的上表面位于同一平面上。
5.根据权利要求1~4中的任一项所述的电路板,其特征在于,
上述布线结构体还具备:
第四绝缘层,其形成在上述第三绝缘层上,覆盖上述第二导体图案;
布线结构体通路导体,其贯通上述第四绝缘层;以及
导体焊盘,其与上述布线结构体通路导体相连接。
6.根据权利要求5所述的电路板,其特征在于,
在上述第一绝缘层与上述布线结构体之间插入有粘接层。
7.根据权利要求5所述的电路板,其特征在于,
在上述第四绝缘层上设置有与安装焊盘相连接的导体焊盘,该安装焊盘用于安装第一半导体元件和第二半导体元件。
8.根据权利要求7所述的电路板,其特征在于,
上述安装焊盘具备用于与上述第一半导体元件相连接的第一焊盘以及用于与上述第二半导体元件相连接的第二焊盘,
上述第一焊盘之间的间隔小于上述第二焊盘之间的间隔。
9.根据权利要求7所述的电路板,其特征在于,
上述第二导体图案是连接上述第一半导体元件和上述第二半导体元件的信号线。
10.根据权利要求1~9中的任一项所述的电路板,其特征在于,
上述第二导体图案的表示线宽和线距之比的L/S为1μm/1μm以上且5μm/5μm以下。
11.根据权利要求1~10中的任一项所述的电路板,其特征在于,
上述布线结构体完全覆盖上述第一绝缘层。
12.根据权利要求1~10中的任一项所述的电路板,其特征在于,
上述布线结构体的上述第二导体图案经由形成在上述布线结构体上方的布线与上述第三导体图案相连接,
上述第二导体图案经由上述布线和上述第三导体图案与外部的半导体芯片电连接。
13.根据权利要求1~10中的任一项所述的电路板,其特征在于,
具备至少两个上述布线结构体,配置在上述电路板上的一个半导体芯片经由各上述布线结构体分别与不同的半导体芯片电连接。
14.根据权利要求1~10中的任一项所述的电路板,其特征在于,
上述布线结构体被埋入到形成在上述电路板的最上层的绝缘层内,并且与配置在该绝缘层上的半导体芯片电连接。
15.一种电路板的制造方法,其特征在于,具有以下步骤:
在第一绝缘层上形成第一导体图案;
在上述第一绝缘层上和上述第一导体图案上形成第二绝缘层;
在上述第二绝缘层的内部形成通路导体;
在上述第二绝缘层上形成第三导体图案;
在上述第一绝缘层上配置布线结构体,该布线结构体具有第三绝缘层和上述第三绝缘层上的第二导体图案;以及
通过上述第二绝缘层的内部的通路导体连接上述第三导体图案和上述第一导体图案。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于揖斐电株式会社,未经揖斐电株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310109960.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种恒流功率电路
- 下一篇:一种适用于海底大口径输油管道的骨架结构