[发明专利]一种降低失调电压影响的带隙基准电压电路无效
| 申请号： | 201310110341.X | 申请日： | 2013-03-29 |
| 公开（公告）号： | CN103197716A | 公开（公告）日： | 2013-07-10 |
| 发明（设计）人： | 祝靖;孙国栋;宋慧滨;孙伟锋;陆生礼;时龙兴 | 申请（专利权）人： | 东南大学 |
| 主分类号： | G05F1/567 | 分类号： | G05F1/567 |
| 代理公司： | 南京天翼专利代理有限责任公司 32112 | 代理人： | 汤志武 |
| 地址： | 214135 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 降低 失调 电压 影响 基准 电路 | ||
【权利要求书】：
1.一种降低失调电压影响的带隙基准电压电路，基于传统的带隙基准电压电路结构，设有PNP三极管Q1、Q2和Q3、运算放大器OP、电阻R1和R2、PMOS管M1、M2和M3；PNP三极管Q1、Q2和Q3的基极和集电极均接地，PNP三极管Q1的发射极通过电阻R1连接放大器OP的同相输入端和PMOS管M1的漏极，PNP三极管Q2的发射极连接放大器OP的反相输入端和PMOS管M2的漏极，运算放大器OP的输出端与PMOS管M1、M2、M3的栅极连接，PMOS管M1、M2、M3的源极和衬底均连接电源VDD，PNP三极管Q3的发射极通过电阻R2连接PMOS管M3的漏极并作为输出端输出基准电压Vref；其特征在于：在PNP三极管Q1及Q2的发射极与基极之间分别增设电阻R3及R5，在PNP三极管Q1及Q2的基极与地之间分别增设电阻R4及R6。
2.根据权利要求1所述的降低失调电压影响的带隙基准电压电路，其特征在于：电阻R3=R5，R4=R6，R3＞R4。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310110341.X/1.html，转载请声明来源钻瓜专利网。
