[发明专利]移位寄存器单元、移位寄存器和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

驱动晶体管；

第一电容，用于存储上一级电信号；

输出上拉模块，与驱动晶体管的漏极相连接，用于将驱动晶体管的漏极上拉为高电平；

驱动输出端，与驱动晶体管的源极相连接；

进位信号输出端，与驱动晶体管的栅极相连接或者与驱动输出端相连接，用于向下一级输出电信号；

输出下拉模块，与驱动晶体管的源极相连接，用于将驱动晶体管的源极下拉到第二电位；

第一下拉模块，通过上拉节点与驱动晶体管的栅极相连接，以及通过下拉节点与输出下拉模块相连接，用于将上拉节点下拉到第二电位或者下拉到第一电位，所述上拉节点为所述第一下拉模块与所述驱动晶体管的栅极的连接点，所述下拉节点为所述第一下拉节点与所述输出下拉模块的连接点；

隔离上拉模块，连接在上拉节点和第一电容之间，用于将上拉节点上拉到高电平。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第二电位高于第一电位，并且两者的电位差大于晶体管的阈值电压。

3.如权利要求2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二下拉模块，所述第二下拉模块通过下拉节点与输出下拉模块相连接，用于将下拉节点下拉到第一电位。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述输出下拉模块包括第二晶体管和第三晶体管，第二晶体管的栅极接收第一时钟信号，源极连接到第二电位，漏极连接到驱动晶体管的源极；第三晶体管的栅极连接到下拉节点，源极连接到第二电位，漏极连接到驱动晶体管的源极。

5.如权利要求3或者4所述的移位寄存器单元，其特征在于，所述第二下拉模块包括第十一晶体管、第十二晶体管和第二电容，第十一晶体管和第十二晶体管的栅极连接到第一电容，第十一晶体管的漏极连接下拉节点，源极连接到第十二晶体管的漏极，第十二晶体管的源极连接到第一电位，第二电容一端连接到下拉节点，另一端接收第二时钟信号。

6.如权利要求3或者4所述的移位寄存器单元，其特征在于，所述第一下拉模块包括第四晶体管、第五晶体管和第六晶体管，第四晶体管的栅极、第五晶体管的栅极与下拉节点相连接，第四晶体管的源极与第五晶体管的漏极相连接，第五晶体管的源极连接到第一电位，第四晶体管的漏极连接到上拉节点；第六晶体管的栅极接收第一时钟信号，源极连接到第二电位，漏极连接到上拉节点。

7.如权利要求3或者4所述的移位寄存器单元，其特征在于，所述第一下拉模块包括第四晶体管和第六晶体管，第四晶体管的栅极连接到下拉节点，漏极连接到上拉节点，源极连接到第二电位；第六晶体管的栅极接收第一时钟信号，源极连接到第二电位，漏极连接到上拉节点。

8.如权利要求1-4任何一项所述的移位寄存器单元，其特征在于，所述隔离上拉模块包括第七晶体管和第八晶体管，第七晶体管和第八晶体管的栅极通过隔离节点连接到第一电容，第七晶体管的源极连接到上拉节点，漏极连接到第八晶体管的源极；第八晶体管的漏极接收第二时钟信号。

9.如权利要求8所述的移位寄存器单元，其特征在于，所述第一电容通过第九晶体管接收上一级进位信号，第九晶体管的栅极接收第一时钟信号，漏极接收上一级进位信号，源极连接到第一电容和隔离节点。

10.如权利要求1-4任何一项所述的移位寄存器单元，其特征在于，所述输出上拉模块包括第二时钟信号，所述驱动晶体管的漏极接收第二时钟信号。

11.如权利要求10所述的移位寄存器单元，其特征在于，所述输出上拉模块还包括第十晶体管，其栅极接收第二时钟信号，漏极与高电平相连接，源极与驱动晶体管的漏极相连接。

12.一种移位寄存器，其特征在于，包括多级如权利要求1至11中任一权利要求所述的移位寄存器单元，每一级移位寄存器单元包括进位信号输入端和进位信号输出端，除了第一级移位寄存器单元的进位信号输入端用于接收起始信号外，其他级的移位寄存器单元的进位信号输入端与上一级移位寄存器单元的进位信号输出端相连接；

除了最后一级移位寄存器单元外，其他级的移位寄存器单元的进位信号输出端与下一级移位寄存进位信号输入端相连接。

13.一种显示装置，其特征在于，包括如权利要求12所述的移位寄存器。