[发明专利]移位寄存器单元、移位寄存器和显示装置

说明书

技术领域

本发明涉及有机发光显示领域，尤其涉及一种移位寄存器单元、移位寄存器和显示装置。

背景技术

随着平板显示的发展，高分辨率，窄边框成为发展的潮流，而要实现高分辨率，窄边框显示，面板上集成栅极驱动电路是最重要的解决办法。对于a-si（非晶硅）和p-si（多晶硅）技术，现有的各种成熟移位寄存电路可以很好的实现这个目标。氧化物TFT（晶体管）作为一种非常有潜力的半导体技术，相比于p-si工艺更简单，成本更低，相比于a-si迁移率更高，因而越来越受到重视，未来很可能是OLED（有机发光二极管），柔性显示的主流背板驱动技术。然而氧化物TFT是一种耗尽型晶体管，而前面提到的a-si TFT和p-si TFT为增强型的晶体管。

图1为传统的基本的移位寄存器单元的电路图。如图1所示，该基本的移位寄存器单元包括上拉薄膜晶体管、下拉薄膜晶体管、第一电容C1、上拉控制薄膜晶体管T100、下拉控制薄膜晶体管T200、第二电容C2、第一时钟信号输入端CK、第二时钟信号输入端CKB、输入端Input、复位端Reset和输出端Output；

上拉节点（PU点）为与上拉薄膜晶体管的栅极连接的节点，下拉节点（PD点）为与下拉薄膜晶体管的栅极连接的节点；

并且从输入端Input输入起始信号STV，VGL为低电平。

图2是如图1所示的基本的移位寄存器单元在工作时各信号的时序图，VGH为高电平。

当使用增强型TFT技术制作该基本的移位寄存器单元的电路时，该基本的移位寄存器单元的电路可以正常工作，见图2实线部分，然而如果使用氧化物晶体管（耗尽型晶体管）制作该电路时，由于下拉晶体管无法关闭，电路失效，从图2中的PU节点和输出Output的时序图可以看出，存在没有关闭的情况。

增强型晶体管和耗尽型晶体管的差别见图3和图4，图3为增强型晶体管的特性曲线图，图3的纵轴为增强型晶体管的漏极电流i_D，图3的横轴为增强型晶体管的栅源电压V_gs，从图3上可以看到，当Vgs为零时，i_D为零，说明Vgs为零时，增强型晶体管完全关闭；图4为耗尽型晶体管的特性曲线图，同样图4的纵轴为耗尽型晶体管的漏极电流i_D，图4的横轴为耗尽型晶体管的栅源电压Vgs，但图4显示的却是Vgs为零时，i_D远大于零，而只有在栅源电压Vgs为-6V时，i_D才为零，因此，在栅源电压Vgs为0时耗尽型晶体管仍然处于导通状态，无法关闭，因此现有的使用a-si技术或p-si技术能正常工作的电路，在运用氧化物晶体管制作时，由于氧化物晶体管不能关闭，漏电流较大，因此如图1所述的传统的基本的移位寄存器单元的电路就不再适用。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、移位寄存器和显示装置，以解决耗尽型TFT的漏电流问题对移位寄存器的影响。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括：

驱动晶体管；

第一电容，用于存储上一级电信号；

输出上拉模块，与驱动晶体管的漏极相连接，用于将驱动晶体管的漏极上拉为高电平；

驱动输出端，与驱动晶体管的源极相连接；

进位信号输出端，与驱动晶体管的栅极相连接或者与驱动输出端相连接，用于向下一级输出电信号；

输出下拉模块，与驱动晶体管的源极相连接，用于将驱动晶体管的源极下拉到第二电位；

第一下拉模块，通过上拉节点与驱动晶体管的栅极相连接，以及通过下拉节点与输出下拉模块相连接，用于将上拉节点下拉到第二电位或者下拉到第一电位，所述上拉节点为所述第一下拉模块与所述驱动晶体管的栅极的连接点，所述下拉节点为所述第一下拉节点与所述输出下拉模块的连接点；

隔离上拉模块，连接在上拉节点和第一电容之间，用于将上拉节点上拉到高电平。

本发明还提供了一种移位寄存器，包括多级所述的移位寄存器单元

本发明还提供了一种显示装置，包括所述的移位寄存器。

本发明移位寄存器单元将起始充电电容与驱动管栅极相隔离，同时对驱动管的栅极和输出端采用双下拉结构，使用了两个不同的下拉电位，在非工作状态下将驱动晶体管的栅极下拉到第二电位或者下拉到低于第二电位的第一电位，并将驱动晶体管的源极下拉到第二电位，可以实现晶体管正常关闭，防止漏电的产生。

附图说明

图1是传统的基本的移位寄存器单元的电路图；