[发明专利]晶体管的形成方法有效
| 申请号： | 201310113277.0 | 申请日： | 2013-04-02 |
| 公开（公告）号： | CN104103502B | 公开（公告）日： | 2017-02-22 |
| 发明（设计）人： | 何永根;陈勇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 晶体管 形成 方法 | ||
1.一种晶体管的形成方法，其特征在于，包括：
在半导体衬底上形成栅介质层；
对所述栅介质层进行杂质掺杂，用于调整晶体管的功函数；
进行杂质掺杂后，在所述栅介质层上形成栅极。
2.如权利要求1所述的形成方法，其特征在于，在半导体衬底上形成栅介质层之前，包括：
在所述衬底上形成伪栅极；
在所述伪栅极周围的衬底上形成层间介质层；
去除所述伪栅极，形成沟槽，
所述栅介质层覆盖沟槽底部和侧壁。
3.如权利要求2所述的形成方法，其特征在于，在所述沟槽中形成占沟槽部分高度的栅介质层的方法，包括：
沉积介质层，所述介质层覆盖所述层间介质层、沟槽的底部和侧壁；
使用化学机械抛光法，去除所述层间介质层上的介质层。
4.如权利要求2所述的形成方法，其特征在于，在所述栅介质层上形成栅极的方法，包括：
沉积栅极材料，所述栅极材料覆盖层间介质层、填充满沟槽；
去除高出层间介质层上表面的栅极材料，沟槽中剩余的栅极材料为栅极。
5.如权利要求1所述的形成方法，其特征在于，在所述衬底上形成栅介质层时，还形成位于栅介质层上的伪栅极；
在对栅介质层进行杂质掺杂前，还包括：
在所述伪栅极周围的衬底上形成层间介质层；
去除所述伪栅极，形成沟槽，所述沟槽的底部为栅介质层。
6.如权利要求1所述的形成方法，其特征在于，对所述栅介质层进行杂质掺杂的方法包括扩散或离子注入法。
7.如权利要求6所述的形成方法，其特征在于，在所述离子注入的过程，注入离子的剂量范围为1e13～5e15atom/cm2，提供的能量范围为0.3～5keV。
8.如权利要求1所述的形成方法，其特征在于，当晶体管为PMOS晶体管，掺杂的杂质为铝；当晶体管为NMOS晶体管，掺杂的杂质为镧或铒。
9.如权利要求1所述的形成方法，其特征在于，对所述栅介质层进行杂质掺杂后，形成栅极前，进行退火处理。
10.如权利要求9所述的形成方法，其特征在于，在退火处理过程，提供温度范围为500～900℃，退火持续时间为5～100s。
11.如权利要求9所述的形成方法，其特征在于，在退火处理过程，向退火反应腔内通入氧气。
12.如权利要求1所述的形成方法，其特征在于，所述栅介质层为高K栅介质层。
13.如权利要求12所述的形成方法，其特征在于，所述高K栅介质层的材料包括氧化铪、硅酸铪、氧化锆、碳酸锶钡或锆钛酸铅。
14.如权利要求12所述的形成方法，其特征在于，在所述衬底和高K栅介质层之间还形成有界面层。
15.如权利要求14所述的形成方法，其特征在于，所述界面层的材料为氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310113277.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：栅极的形成方法
- 下一篇：一种基于飞行时间质谱的原位程序升温脱附分析装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
