[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。当所述栅介质层的厚度薄到一定的程度后，其可靠性问题，尤其是与时间相关的击穿、热载流子效应、栅电极中的杂质向衬底的扩散等问题，将严重影响器件的稳定性和可靠性。现在，SiO₂层作为栅介质层已经达到其物理厚度极限，利用高K栅介质层替代SiO₂栅介质层，可以在保持等效氧化层厚度（EOT，Equivalent Oxide Thickness）不变的情况下大大增加栅介质层的物理厚度，从而减小了栅极漏电流。

现有技术的形成包括高K栅介质层和金属栅的PMOS晶体管工艺，具体方法包括：

参照图1，在半导体衬底10上形成伪栅极11，在伪栅极11两侧的半导体衬底10中形成源极12和漏极13；参照图2，沉积层间介质层14，层间介质层14覆盖伪栅极11周围的半导体衬底10；参照图2和图3，去除伪栅极11，形成沟槽15；参照图3和图4，在沟槽15中形成高K栅介质层16；参照图5，在高K栅介质层16上形成功函数调整层17、位于功函数调整层17上的金属栅极18。通常，功函数调整层17的材料包括铝或氧化铝，功函数调整层17用于提高PMOS晶体管栅极的功函数。

但是，使用现有技术的形成高K栅介质层和金属栅的后栅工艺形成的晶体管的性能不佳。

更多关于后栅工艺的知识，请参照2010年2月24日公开的公开号为“CN101656205A”的中国专利文献。

发明内容

本发明解决的问题是使用现有技术的形成高K栅介质层和金属栅的后栅工艺形成的晶体管的性能不佳。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

在半导体衬底上形成栅介质层；

对所述栅介质层进行杂质掺杂，用于调整晶体管的功函数；

进行杂质掺杂后，在所述栅介质层上形成栅极。

可选地，在半导体衬底上形成栅介质层之前，包括：

在所述衬底上形成伪栅极；

在所述伪栅极周围的衬底上形成层间介质层；

去除所述伪栅极，形成沟槽，

所述栅介质层覆盖沟槽底部和侧壁。

可选地，在所述沟槽中形成占沟槽部分高度的栅介质层的方法，包括：

沉积介质层，所述介质层覆盖所述层间介质层、沟槽的底部和侧壁；

使用化学机械抛光法，去除所述层间介质层上的介质层。

可选地，在所述栅介质层上形成栅极的方法，包括：

沉积栅极材料，所述栅极材料覆盖层间介质层、填充满沟槽；

去除高出层间介质层上表面的栅极材料，沟槽中剩余的栅极材料为栅极。

可选地，在所述衬底上形成栅介质层时，还形成位于栅介质层上的伪栅极；

在对栅介质层进行杂质掺杂前，还包括：

在所述伪栅极周围的衬底上形成层间介质层；

去除所述伪栅极，形成沟槽，所述沟槽的底部为栅介质层。

可选地，对所述栅介质层进行杂质掺杂的方法包括扩散或离子注入法。

可选地，在所述离子注入的过程，注入离子的剂量范围为1e13～5e15atom/cm²，提供的能量范围为0.3～5keV。

可选地，当晶体管为PMOS晶体管，掺杂的杂质为铝；当晶体管为NMOS晶体管，掺杂的杂质为镧或铒。

可选地，对所述栅介质层进行杂质掺杂后，形成栅极前，进行退火处理。

可选地，在退火处理过程，提供温度范围为500～900℃，退火持续时间为5～100s。

可选地，在退火处理过程，向退火反应腔内通入氧气。

可选地，所述栅介质层为高K栅介质层。

可选地，所述高K栅介质层的材料包括氧化铪、硅酸铪、氧化锆、碳酸锶钡或锆钛酸铅。

可选地，在所述衬底和高K栅介质层之间还形成有界面层。

可选地，所述界面层的材料为氧化硅。

与现有技术相比，本发明具有以下优点：