[发明专利]PMOS晶体管的制作方法与NMOS晶体管的制作方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及PMOS晶体管的制作方法与NMOS晶体管的制作方法。

背景技术

随着集成电路集成度的提高，半导体器件的尺寸逐步按比例缩小，在半导体器件尺寸按比例缩小的过程中，漏极电压并不随之减小，这就导致源极与漏极之间的沟道区电场增大，在强电场作用下，电子在两次碰撞之间会加速到比热运动速度高许多倍的速度，由于电子的动能很大该电子被称为热电子，从而引起热电子效应（hot electron effect）。热电子效应会导致热电子向栅介质层注入，形成栅电极电流和衬底电流，以致影响半导体器件和电路的可靠性。为了克服热电子效应，有多种对MOS晶体管结构的改进方法，例如双注入结构、埋沟结构、分立栅结构、埋漏结构等等，其中研究较多且实用价值较大的一种是轻掺杂漏（Lightly Doped Drain，简称LDD）结构。轻掺杂漏结构可以降低电场，并可以显著改善热电子效应。

除了改进热电子效应以提高MOS晶体管的性能外，由于应力可以改变硅材质的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。

以PMOS晶体管为例，可以采用嵌入式硅锗技术（Embedded SiGe Technology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材质，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。

更多关于嵌入式硅锗技术的文献请参照公开号为US7446350B2的美国专利。

然而，本发明人在实际使用上述嵌入式技术的PMOS晶体管与NMOS晶体管过程中，发现仍存在载流子的迁移速率过慢的问题。

发明内容

本发明要解决的技术问题是改善PMOS晶体管与NMOS晶体管的载流子迁移速率过慢的问题。

为解决上述问题，本发明分别提供一种PMOS晶体管的制作方法与NMOS晶体管的制作方法。其中，PMOS晶体管的制作方法包括：

提供硅衬底，在所述硅衬底上形成栅极结构，所述栅极结构包括形成在硅衬底上的栅介质层及形成在所述栅介质层上的栅电极；

在所述栅极结构两侧形成侧墙；

以所述栅极结构及侧墙为掩膜，在硅衬底中预形成源极及漏极的区域自硅衬底表面向硅衬底内依次形成多个堆叠的sigma形凹槽；每下一sigma形凹槽以所述栅极结构及侧墙为掩膜，在上一sigma形凹槽底部的所述硅衬底中形成；形成所述下一sigma形凹槽时，之前形成的所有sigma形凹槽内具有流体有机材料层，且所述下一sigma形凹槽深入沟道中的尖端与所述述栅极结构的竖直边沿的距离大于上一sigma形凹槽深入沟道中的尖端与所述述栅极结构的竖直边沿的距离；

在所述多个堆叠的sigma形凹槽内填充硅锗材质以形成PMOS晶体管。

可选地，多个堆叠的sigma形凹槽至少为两个sigma形凹槽堆叠。

可选地，所述下一sigma形凹槽的形成工艺与所述上一sigma形凹槽的形成工艺相同。

可选地，所述栅极结构还包括形成在所述栅电极上的保护层。

可选地，开口暴露于硅衬底表面的sigma形凹槽为第一个sigma形凹槽，所述第一个sigma形凹槽的深入沟道中的尖端与所述述栅极结构的竖直边沿的距离范围为

可选地，所述第一个sigma形凹槽的深入沟道中的尖端距离所述硅衬底的表面的深度范围为

可选地，第一个sigma形凹槽的深度范围为

可选地，开口暴露于硅衬底表面的sigma形凹槽为第一个sigma形凹槽，第一个sigma形凹槽底部硅衬底内形成的下一sigma形凹槽为第二个sigma形凹槽，所述第二个sigma形凹槽深入沟道中的尖端与所述述栅极结构的竖直边沿的距离范围为

可选地，所述第二个sigma形凹槽深入沟道中的尖端距离所述硅衬底的表面的深度范围为

可选地，所述第二个sigma形凹槽与所述第一个sigma形凹槽形成的多个堆叠的sigma形凹槽的深度范围为

此外，与上述原理类似，本发明提供的NMOS晶体管的制作方法包括：

提供硅衬底，在所述硅衬底上形成栅极结构，所述栅极结构包括形成在硅衬底上的栅介质层及形成在所述栅介质层上的栅电极；