[发明专利]静电放电保护结构

权利要求书

1.一种静电放电保护结构，其特征在于，包括：P型半导体衬底；位于所述P型半导体衬底表面并列设置的若干NMOS晶体管，位于所述P型半导体衬底内的连接区和N型阱区，所述N型阱区位于所述连接区和NMOS晶体管之间；所述N型阱区、NMOS晶体管的漏极与静电放电输入端相连接，所述NMOS晶体管的源极与接地端相连。

2.如权利要求1所述的静电放电保护结构，其特征在于，还包括：所述连接区与接地端相连。

3.如权利要求1所述的静电放电保护结构，其特征在于，还包括：所述NMOS晶体管的栅极与接地端相连。

4.如权利要求1所述的静电放电保护结构，其特征在于，还包括：所述连接区、NMOS晶体管的栅极与接地端相连。

5.如权利要求1所述的静电放电保护结构，其特征在于，还包括：第一电压端，所述第一电压端的电压大于0伏，且所述连接区与第一电压端相连。

6.如权利要求1所述的静电放电保护结构，其特征在于，还包括：第一电压端，所述第一电压端的电压大于0伏且小于NMOS晶体管的阈值电压，且所述NMOS晶体管的栅极与第一电压端相连。

7.如权利要求1所述的静电放电保护结构，其特征在于，还包括：第一电压端，所述第一电压端的电压大于0伏且小于NMOS晶体管的阈值电压，且所述连接区、NMOS晶体管的栅极与第一电压端相连。

8.如权利要求5或6或7所述的静电放电保护结构，其特征在于，还包括：第一电容与第一电阻串联形成RC电路，所述第一电容的一端与静电放电输入端相连接，所述第一电阻的一端与接地端相连接，所述第一电容与第一电阻相连接的一端作为第一电压端。

9.如权利要求7所述的静电放电保护结构，其特征在于，所述第一电压端的电压大于NMOS晶体管的源极与接触源极的半导体衬底之间的PN结正向导通电压，且小于NMOS晶体管的阈值电压。

10.如权利要求1所述的静电放电保护结构，其特征在于，所述N型阱区还位于相邻的NMOS晶体管的两个源极之间，且相邻的两个N型阱区之间至少具有两个NMOS晶体管。

11.如权利要求10所述的静电放电保护结构，其特征在于，每两个NMOS晶体管的两侧设置有N型阱区。

12.如权利要求1所述的静电放电保护结构，其特征在于，还包括，位于所述半导体衬底内的P型阱区，所述P型阱区的掺杂浓度高于P型半导体衬底的掺杂浓度，且所述NMOS晶体管的源极和漏极位于所述P型阱区内。

13.如权利要求12所述的静电放电保护结构，其特征在于，所述N型阱区位于连接区和P型阱区之间，且所述N型阱区的深度大于或等于P型阱区的深度。

14.如权利要求1所述的静电放电保护结构，其特征在于，还包括：位于所述N型阱区内的第一N型重掺杂区，所述第一N型重掺杂区的掺杂浓度大于N型阱区的掺杂浓度。

15.如权利要求1所述的静电放电保护结构，其特征在于，还包括：位于所述连接区内的第一P型重掺杂区，所述第一P型重掺杂区的掺杂浓度大于连接区的掺杂浓度。