[发明专利]导线架、封装件及其制法

说明书

技术领域

本发明涉及一种导线架、封装件及其制法，尤指一种四方平面无引脚型式的导线架、封装件及其制法。

背景技术

四方平面无引脚（Quad Flat No Lead，简称QFN）封装件为一种使芯片座和导脚底面外露于封装胶体底部表面的封装单元，一般是采用表面粘着技术（surface mount technology，简称SMT）将四方平面无引脚封装件接置于印刷电路板上，由此以形成一具有特定功能的电路模块。

图1所示者，为现有的四方平面无引脚封装件的剖视图。如图所示，其以导线架做为封装件的承载件，该导线架的中央具有一芯片座（die pad）10，该半导体芯片11通过例如银胶的粘着层12以设置于该芯片座10上，接着，利用多个焊线13将半导体芯片11电性连接至该导线架的导脚14，最后，用封装胶体15包覆该半导体芯片11、焊线13、芯片座10与导脚14，以隔绝外在环境，防止半导体芯片11因外在环境的污染与湿气而造成产品失效。

由于四方平面无引脚封装件的体积较小、重量较轻，并可通过外露该芯片座以增进散热效果，故四方平面无引脚封装件常应用在例如笔记型电脑、数码相机、移动电话、MP3随身听、掌上型计算机（PDA）与平板电脑等的可携式消费性电子产品中。

然而，随着半导体工艺的进步，愈来愈多组件被整合在同一半导体芯片中，使得半导体芯片的输入/输出（I/O）数目愈来愈多，但前述现有的四方平面无引脚封装件仅具有围绕该芯片座一圈的单排导脚，而无法提供半导体芯片足够的导脚数，即使后人发展出具有双排导脚的四方平面无引脚封装件，仍无法符合现今大量输入/输出（I/O）数目的需求。

因此，如何避免上述现有技术中的种种问题，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种导线架、封装件及其制法，可增加封装件的输入/输出的数量，并增进封装胶体与导线架之间的结合性。

本发明的导线架包括：芯片座；多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，且该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；以及连接条，其位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁。

本发明还提供一种封装件，其包括：导线架，其包括：芯片座；多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；以及多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；半导体芯片，其设于该芯片座的顶面上；多个焊线，其分别将该半导体芯片电性连接至该第一焊垫、第二焊垫与第三焊垫；以及封装胶体，其形成于该导线架的顶面上，并形成于该第一焊垫、第二焊垫、第三焊垫与芯片座之间，以包覆该半导体芯片与焊线，且于该第一导脚与第二导脚之间形成有外露该等第一导脚的下部侧壁的条形凹槽。

本发明又提供一种封装件的制法，其包括：提供一导线架，其包括：芯片座；多个第一导脚，其围绕该芯片座地设置，且各该第一导脚于其接近该芯片座的一端具有一第一焊垫；多个第二导脚与多个第三导脚，其围绕该等第一导脚地并交错地设置，且各该第二导脚与第三导脚于其接近该芯片座的一端分别具有一第二焊垫与一第三焊垫，该第二焊垫与该芯片座间的距离小于该第三焊垫与该芯片座间的距离；以及连接条，其位于该第一导脚与第二导脚之间，用以连结该等第一导脚的下部侧壁；于该芯片座的顶面上设置半导体芯片；通过多个焊线分别将该半导体芯片电性连接至该第一焊垫、第二焊垫与第三焊垫；于该导线架的顶面上形成封装胶体，该封装胶体并形成于该第一焊垫、第二焊垫、第三焊垫与芯片座之间，以包覆该半导体芯片与焊线；以及移除该连接条，以于该第一导脚与第二导脚之间形成有外露该等第一导脚的下部侧壁的条形凹槽。

由上可知，本发明通过连接条的设置以使最终封装件具有三排导脚，进而在相同的封装件尺寸下提供更多的输入/输出（I/O）数目；此外，本发明还可分别于第一导脚与第二导脚上设置第一凹部与第二凹部，而能进一步增加封装胶体与导线架间的结合性。

附图说明

图1所示者为现有的四方平面无引脚封装件的剖视图。