[发明专利]一种基于FPGA的视频亚像素亮度插值的方法及其装置

权利要求书

1.一种基于FPGA的视频亚像素亮度插值的方法，其特征在于：包括如下步骤：

步骤一：从FPGA片内SRAM中读取整数像素点数据，进行1/2水平插值，并将插值结果存储回SRAM中；

步骤二：从FPGA片内SRAM中读取整数像素点数据，进行1/2垂直插值，并将插值结果存储回SRAM中；

以上步骤一与步骤二无先后顺序，但是不同时进行；

步骤三：从FPGA片内SRAM中读取1/2水平插值像素点或1/2垂直插值像素点数据，进行1/2中心插值，并将插值结果存储回SRAM中；

步骤四：在进行运动估计时根据目标像素点的位置读取整数像素点或1/2插值像素点进行1/4插值，插值结果直接用于计算1/4插值像素点的运动矢量，或直接使用1/2插值像素点用于计算1/2像素点的运动矢量。

2.如权利要求1所述的一种基于FPGA的视频亚像素亮度插值的方法，其特征在于：所述SRAM大小为32Kbit。

3.如权利要求2所述的一种基于FPGA的视频亚像素亮度插值的方法，其特征在于：所述SRAM由四个8Kbit的存储区构成，四个存储区分别用于存储整数像素点、水平分像素插值像素、垂直分像素插值像素、和中心分像素插值像素。

4.如权利要求1所述的一种基于FPGA的视频亚像素亮度插值的方法，其特征在于：所述步骤四中，在进行运动估计时，运动估计装置从所述SRAM中读取整数像素数据或1/2插值像素数据，根据像素位置确定是否进行1/4插值，由1/4像素插值装置完成1/4像素插值，插值结果直接用于分像素运动估计。

5.如权利要求1所述的一种基于FPGA的视频亚像素亮度插值的方法，其特征在于：所述步骤三中，中心插值是指，

将中心插值公式由

j＝Clip1(((aa-5×bb+20×b1+20×s1-5×gg+hh)+512)/1024)

修改为：

aat=Clip1((aa+16)/32)

bbt=Clip1((bb+16)/32)

b1t=Clip1((b1+16)/32)

s1t=Clip1((s1+16)/32)

ggt=Clip1((gg+16)/32)

hht=Clip1((hh+16)/32)

j=Clip1((aat-5×bbt+20×b1t+20×s1t+5×ggt+hht+16)/32)

其中aat，bbt，b1t，s1t，ggt，hht为对滤波器中间计算值aa，bb，b1，s1，gg，hh进行限幅操作所的结果，该结果即为1/2像素水平插值的结果。

6.一种基于FPGA的视频亚像素亮度插值的装置，其特征在于：包括：

一个插值控制装置，用于控制滤波器输入控制装置依次进行水平、垂直和中心像素点插值；

一个SRAM装置，用于存储整数像素点数据和插值后分像素点的数据；

一个滤波器输入配置装置，用于根据所述插值控制装置的状态从所述SRAM装置中读取插值所需的整数点像素数据，将整数点像素数据分配到4个插值滤波器的输入端，并将4个输出限度单元的输出数据存储至所述SRAM装置中；

一组4个六抽头的四阶流水线的插值滤波器，用于水平、垂直、中心像素点的插值。

4个输出限幅单元，用于对滤波器的输出数据进行限幅；

若干个1/4插值滤波器，用于在运动估计前进行1/4像素插值。

7.如权利要求6所述的一种基于FPGA的视频亚像素亮度插值的装置，其特征在于：所述SRAM装置大小为32Kbit。

8.如权利要求7所述的一种基于FPGA的视频亚像素亮度插值的装置，其特征在于：所述SRAM装置由四个8Kbit的存储区构成，四个存储区分别用于存储整数像素点、水平分像素插值像素、垂直分像素插值像素、和中心分像素插值像素。

9.如权利要求6所述的一种基于FPGA的视频亚像素亮度插值的装置，其特征在于：所述插值控制装置由一个状态机控制，该状态机有4种状态，除空闲状态外其他三种状态分别对应三种像素点的插值操作，状态机依次为水平、垂直、中心像素的插值状态。

10.如权利要求6所述的一种基于FPGA的视频亚像素亮度插值的装置，其特征在于：所述插值滤波器包括采用移位加法运算代替乘法计算的移位加法器。