[发明专利]一种基于FPGA的视频亚像素亮度插值的方法及其装置

说明书

【技术领域】

本发明涉及一种视频图像亮度插值的方法及其装置，具体是指一种基于FPGA的视频亚像素亮度插值的方法及其装置。

【背景技术】

目前数字视频已经得到了广泛应用，但是数字视频的信息量大，传输时需要的带宽高，存储时需要的存储容量大，所以一般需要先将数字视频进行压缩。在数字视频的压缩标准中，H.264/AVC标准，简称H.264，由于其同等图像质量下两倍于MEPG2的压缩效率得到了越来越广泛的应用。

帧间编码是H.264/AVC标准中的的一项关键技术，其中高精度的亚像素补偿是帧间编码的一项核心算法，H.264高精度的亚像素补偿对图像亮度进行1/4插值，并使用插值的结果进行运动估计，对运动估计后的残差进行编码，相对于H.263视频压缩标准使用亮度1/2像素插值（也称为分像素），H.264能够取得更小的运行估计后的残差，编码的码率更小，压缩效率更高。

亮度1/4插值算法为先对整数像素点1/2像素插值，然后根据1/2插值后的结果和原始的整数像素点进行1/4像素插值。

图1是H.264高精度的亚像素补偿算法中显示的亮度的分像素插值，图中标有大写字母的阴影表示整数像素，标有小写字母的非阴影块表示亚像素（1/2像素和1/4像素点）。1/2像素点的值（图1中标示为b,h,s,m，j,其中b,s称为水平半像素点，而h,m称为垂直半像素点，j称为中心半像素点）而6抽头FIR滤波器的计算出中间值再把取值范围取为0～255，半像素点可以有以下公式计算得到：

b＝Clip1(((E一5×F+20×G+2O×H-5×I+J)+16)/32)   (1)

h＝CliP1(((A-5×C+20×G+20×M-5×R+T)+16)/32)   (2)

m＝Clip1(((B-5×D+20×H+20×N-5×S+U)+16)/32)   (3)

s＝Clip1(((K-5×L+20×M+20×N-5×P+Q)+16)/32)   (4)

j=Clip1(((aa-5×bb+20×b1+20×s1-5×gg+hh)+512)/1024)   (5)

其中aa、bb、b1、s1、gg、hh中间值的求解需要6抽头的滤波器，例如，b1=E–5*F+20*G+20*H–5*I+J,其他类推。

然后，在图1中表示为a、c、d、n、f、i、k和q的1/4位置的分像素值由双线性滤波器对最邻近的两个整数像素和半像素求平均得到。在图1中表示为e、g、p和r的1/4像素由双线性滤波器对对角的两个最邻近的半像素点求平均得到。这12个1/2像素值由以下公式计算得到：

a=(G+b+1)/2   (6)      c=(H+b+1)/2   (7)

d＝(G+h+1)/2  (8)      n=(M+h+1)/2   (9)

f＝(b+j+1)/2  (10)     i=(h+j+1)/2   (11)

k=(j+m+1)/2   (12)     q＝(j+s+1)/2  (13)

e＝(b+h+1)/2  (14)     g＝(b+m+1)/2  (15)

p=(h+s+1)/2   (16)     r＝(m+s+1)/2  (17)

宏块是H.264标准编码的基本单位，每个宏块为16×16的图像块。

目前已经有一些亮度插值的方法和装置被提出，但这些装置普遍使用4×4大小的图像进行插值，根据H.264标准为插值一块大小为M×N（意为水平方向M个像素点，垂直方向N个像素点）的亮度块，最多需要从片外存储器中去除一块（M+5）*（N+5）的参考块。对于4×4的窗口则需要从片外存储器中取得9*9个像素数据，需要从外部存储器读取的数据量为图像块大小的5倍以上。同时这些方法和装置中在使用的6抽头的滤波器是普遍采用独立的水平和垂直的滤波器，其缺点是需要占用大量的外部存储器带宽，并且需要的滤波器数量多，增加了硬件成本。

【发明内容】

本发明所要解决的技术问题在于提供一种节约硬件成本的基于FPGA的视频亚像素亮度插值的方法及其装置。

本发明是这样实现的：

一种基于FPGA的视频亚像素亮度插值的方法，包括如下步骤：

步骤一：从FPGA片内SRAM中读取整数像素点数据，进行1/2水平插值，并将插值结果存储回SRAM中；