[发明专利]用于产生延迟列选择信号的存储装置和信号延迟电路有效
申请号: | 201310120499.5 | 申请日: | 2013-04-09 |
公开(公告)号: | CN103873028B | 公开(公告)日: | 2017-07-07 |
发明(设计)人: | 安南沙瓦;方楚昂 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H03K5/13 | 分类号: | H03K5/13;G11C7/22 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 臧建明 |
地址: | 中国台湾桃园县龟山*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 产生 延迟 选择 信号 存储 装置 电路 | ||
1.一种信号延迟电路,其特征在于,包括:
一输入反相器,用于接收一输入信号,并输出一反相输入信号;
一第一反相器,其具有输入端和输出端,该第一反相器的输入端耦接至该输入反相器以用于接收该反相输入信号;
一第一电容器,耦接至该第一反相器的输出端;
一第一晶体管,其具有第一端、第二端和控制端,该第一晶体管的第二端耦接至该第一反相器的输出端,且该第一晶体管的第一端耦接至一第一参考电压;
一第二反相器,该第二反相器的输入端耦接至该第一反相器的输出端,且该第二反相器的输出端耦接至该第一晶体管的控制端;
一输出反相器,该输出反相器的输入端耦接至该第二反相器的输出端,且在该输出反相器的输出端产生一延迟输出信号,
其中该第一电容器包括:
一第二晶体管,其具有第一端、第二端和控制端,该第二晶体管的控制端耦接至该第一反相器的输出端,该第二晶体管的第一端和第二端耦接至该第一参考电压,
其中该第一反相器包括:
一第三晶体管,其具有第一端、第二端和控制端,该第三晶体管的第一端耦接至该第一参考电压,该第三晶体管的第二端耦接至该第一反相器的输出端;
一第四晶体管,其具有第一端、第二端和控制端,该第四晶体管的第一端耦接至该第三晶体管的第二端,该第四晶体管的控制端耦接至该第三晶体管的控制端以用于接收该输入信号;以及
一第五晶体管,其具有第一端、第二端和控制端,该第五晶体管的第一端耦接至该第四晶体管的第二端,该第五晶体管的控制端耦接至该第四晶体管的控制端,且该第五晶体管的第二端耦接至一第二参考电压,
其中该第一晶体管、该第二晶体管以及该第三晶体管为P型晶体管,该第四晶体管以及该第五晶体管皆为N型晶体管;
一第六晶体管,其具有第一端、第二端和控制端,该第六晶体管的第一端耦接至该第四晶体管的第二端,该第六晶体管的控制端耦接至该第一反相器的输出端;以及
一第七晶体管,其具有第一端、第二端和控制端,该第七晶体管的第一端耦接至该第六晶体管的第二端,该第七晶体管的控制端耦接至该第二参考电压,且该第七晶体管的第二端耦接至该第一参考电压。
2.根据权利要求1所述的信号延迟电路,其特征在于,该第一参考电压为一工作电压。
3.根据权利要求2所述的信号延迟电路,其特征在于,还包括:
一第二电容器,该第二电容器的第一端耦接至该工作电压;以及
一通道闸,该通道闸的第一端耦接至该第二电容器的第二端,该通道闸的第二端耦接至该第一反相器的输出端,根据一控制信号导通或关闭该通道闸。
4.根据权利要求1所述的信号延迟电路,其特征在于,该第七晶体管为P型晶体管,该第六晶体管皆为N型晶体管,且该第一参考电压为一工作电压,该第二参考电压为一接地电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310120499.5/1.html,转载请声明来源钻瓜专利网。