[发明专利]高速实时频域脉冲压缩器及其处理方法

权利要求书

1.一种高速实时频域脉冲压缩器，包括采用流水线方式连接的预处理模块，FFT输入模块，FFT运算模块，输出处理模块和匹配处理模块；所述预处理模块通过数据总线和控制总线与FFT输入模块相连；所述FFT输入模块通过数据总线和控制总线与FFT运算模块相连；所述FFT运算模块通过数据总线和控制总线与输出处理模块相连；所述输出处理模块有两路输出，其中一路输出通过数据总线和控制总线与匹配处理模块相连，另一路输出则是整个脉冲压缩器的输出；所述匹配处理模块通过数据总线和控制总线与FFT输入模块相连；其中：

所述预处理模块，用于将输入数据的个数补零至2ⁿ(n＝2，3，4，5，……)，并将结果输出到FFT输入模块；

所述FFT输入模块，用于依据内部状态寄存器的状态值，将对应的输入端口的数据输出到FFT模块；

所述FFT运算模块，用于对来自FFT输入模块的数据进行2ⁿ(n＝2，3，4，5，……)点的快速傅里叶变换，并将运算结果输出到输出处理模块；

所述输出处理模块，用于依据其内部状态寄存器的状态值，对来自FFT运算模块的数据进行处理，当状态值为0时，将数据输出到匹配处理模块，当状态值为1时，将数据的实虚部对调，得到最终结果，并输出最终结果；

所述匹配处理模块，用于对来自FFT模块的数据进行匹配运算，并将匹配运算的结果数据进行截位操作后输出到FFT输入模块。

2.根据权利要求1所述的高速实时频域脉冲压缩器，其特征在于，所述预处理模块包括一个配置寄存器、一个控制单元、四个数据存储器和一个数据选择器；所述的配置寄存器通过数据总线与控制单元相连，控制单元通过控制总线分别与四个数据存储器相连，控制单元通过控制总线与数据选择器相连，四个存储器分为两组构成“乒乓”结构，同组的数据存储器又分为一个实部存储器和一个虚部存储器，实部存储器和虚部存储器通过数据总线分别与数据选择器相连。

3.根据权利要求1所述的高速实时频域脉冲压缩器，其特征在于，所述匹配处理模块包括一个控制单元、两个数据存储器、一个匹配运算单元和一个截位单元；所述的控制单元通过控制总线与匹配运算单元相连，控制单元通过控制总线分别与两个数据存储器相连，两个数据存储器分为一个实部存储器和一个虚部存储器，实部存储器和虚部存储器通过数据总线分别与匹配运算单元相连，匹配运算单元通过数据总线与截位单元相连。