[发明专利]高速实时频域脉冲压缩器及其处理方法

说明书

技术领域

本发明属于数字信号处理技术领域，更进一步涉及雷达信号处理技术领域中的一种高速实时频域脉冲压缩器及其处理方法。本发明可实现对线性调频信号的实时脉冲压缩，进而实现对雷达信号的高速实时处理。

背景技术

脉冲压缩技术因为解决了雷达作用距离与分辨力之间的矛盾而成为了现代雷达信号处理领域的一种重要技术。随着雷达信号处理理论和数字技术的不断发展，现今的雷达信号大多采用数字方法在频域进行脉冲压缩处理，由于脉冲压缩处理的计算量大，对信号处理的实时性要求很高，一般的数字脉冲压缩系统多采用基于DSP的硬件平台来实现，不过这种实现方案硬件结构复杂，成本高，功耗大，且处理速度较慢，不易满足某些应用中实时处理的要求。

国营险峰机器厂拥有的专利技术“基于FPGA的实时数字脉冲压缩系统的处理方法”(申请号200810197632.6，授权公告号CN101424738B)公开了一种频域数字脉冲压缩方法。该方法采用8个蝶形算子、32个RAM(128*32bit)和48个ROM(934*32bit)进行运算，实现了对4096点数据的脉冲压缩处理。该专利技术存在的不足是，匹配系数存于ROM中，匹配系数不可实时配置，且处理点数固定，不够灵活，不宜用于不同类型雷达中的脉冲压缩处理。

北京中电华大电子设计有限责任公司拥有的专利技术“自适应多种数据率和实现任意点数的数字脉冲压缩器”(申请号200510098450.x，授权公告号CN100592103C)公开了一种时域数字脉冲压缩器。该脉冲压缩器利用一种延时线加多路选择器结构实现了自适应多种数据率的数字脉冲压缩，通过配置系数可实现任意点数的数字脉冲压缩。该脉冲压缩器存在的不足是，硬件有一个最高处理点数的限制，且最高压缩点数太小，很难满足现代雷达信号处理领域处理大数据量的要求。而且采用了多个复数乘法累加器，导致硬件规模太大，功耗大。

发明内容

本发明的目的在于克服上述现有技术的不足，解决脉冲压缩器处理点数受限制、匹配系数不可实时配置及适用范围小的问题，提出一种高速实时频域脉冲压缩器及其处理方法。通过对配置寄存器的状态值以及匹配系数进行配置，可实现对不同点数和信号波形的脉冲压缩处理，同时，利用系统内部时钟频率远高于输入数据率的特点，通过复用FFT运算模块分时实现FFT运算和IFFT运算，大大减少了硬件资源的开销。

本发明的高速实时频域脉冲压缩器，包括采用流水线方式连接的预处理模块，FFT输入模块，FFT运算模块，输出处理模块和匹配处理模块。所述预处理模块通过数据总线和控制总线与FFT输入模块相连。所述FFT输入模块通过数据总线和控制总线与FFT运算模块相连。所述FFT运算模块通过数据总线和控制总线与输出处理模块相连。所述输出处理模块有两路输出，其中一路输出通过数据总线和控制总线与匹配处理模块相连，另一路输出则是整个脉冲压缩器的输出。所述匹配处理模块通过数据总线和控制总线与FFT输入模块相连。其中：

所述预处理模块，用于将输入数据的个数补零至2ⁿ(n＝2，3，4，5，……)，并将结果输出到FFT输入模块。

所述FFT输入模块，用于依据内部状态寄存器的状态值，将对应的输入端口的数据输出到FFT模块。

所述FFT运算模块，用于对来自FFT输入模块的数据进行2ⁿ(n＝2，3，4，5，……)点的快速傅里叶变换，并将运算结果输出到输出处理模块。

所述输出处理模块，用于依据其内部状态寄存器的状态值，对来自FFT运算模块的数据进行处理，当状态值为0时，将数据输出到匹配处理模块，当状态值为1时，将数据的实虚部对调，得到最终结果，并输出最终结果。

所述匹配处理模块，用于对来自FFT模块的数据进行匹配运算，并将匹配运算的结果数据进行截位操作后输出到FFT输入模块。

本发明的高速实时频域脉冲压缩处理方法，包括如下步骤：

(1)初始参数配置：

用户将待进行脉冲压缩序列的信息存入预处理模块中的配置寄存器，将“0”状态值存入FFT输入模块和输出处理模块中的状态寄存器，同时用户将2ⁿ(n＝2，3，4，5，……)个匹配系数存入匹配处理模块中的数据存储器。

(2)数据预处理：