[发明专利]ReRAM器件结构

说明书

背景

领域

本发明通常涉及非易失性存储器（NVMs），更具体地说，涉及电阻式随机存取存储器（ReRAMs）。

相关技术

电阻式随机存取存储器的发展是有前景的，因为与浮置栅极相关的很多非易失性存储器（NVMs）的缺陷被克服了。ReRAM单元有可以通过使用电气装置被制作以有确立了低电阻的导电细丝的电介质。这个工艺可以被颠倒，据此细丝被折断，就使得电阻被提升到更高的电阻。然而其中问题是在存储介质的侧壁附近有细丝的不一致形成。当它们形成的时候，低电阻比它们不形成的时候低。同样地，当它们形成的时候，高电阻也降低了。因此，基于细丝在存储介质的侧壁上形成的程度，在高电阻和低电阻之间的中心点是可变的。这使感应更加困难。这种相同类型的困难由于空缺，特别是包括氧气的空缺可以产生。所述空缺可以在存储介质和周围介质之间转移。空缺的数量和移动的范围可以有很大的差异，进一步为低电阻和高电阻增加了电阻中的变化。电阻变化的进一步潜在原因是从被用作存储介质的金属氧化物向外扩散的金属。向外扩散可以变化。所述变化是存储介质的电阻变化的另一个原因。此外，首先考虑的因素是任何解决方案可以被实施的难易程度。由于与普通的半导体技术相比，这是一种不同类型的技术，使用已成型技术在实现ReRAM预期的结果方面是困难的。

因此需要ReRAM以及一种制作改进上述描述的一个或多个问题的ReRAM的方法。

附图简要描述

本发明通过举例的方式说明并没有被附图所限制，在附图中类似的参考符号表示相同的元素。附图中的元素说明是为了简便以及清晰，不一定按比例绘制。

图1是在加工的阶段的ReRAM器件结构的横截面；

图2是在加工的后期阶段的图1的ReRAM的横截面；

图3是在加工的后期阶段的图2的ReRAM的横截面；

图4是在加工的后期阶段的图3的ReRAM的横截面；

图5是在加工的后期阶段的图4的ReRAM的横截面；

图6是在加工的后期阶段的图5的ReRAM的横截面；

图7是在加工的后期阶段的图6的ReRAM的横截面；

图8是在加工的后期阶段的图7的ReRAM的横截面；以及

图9是在加工的后期阶段的图8的ReRAM的横截面。

详细说明书

一方面，通过使用在下电极和存储介质的侧壁上的阻挡金属氮化物来制作电阻式随机存取存储器（ReRAM）。这起到降低沿着存储介质侧壁的多余细丝的数量的作用。顶部电极在其侧壁上也有阻挡。顶部电极的阻挡物不接触下电极和存储介质的阻挡物。氮化钽被认为是特别有益的，因为其对于铜和氧空缺迁移也是一种有效的阻挡物。此外，加工步骤个别是已成型技术，因此实施的难易程度很高。通过参考下面的说明书和附图，这个可以得到更好的理解。

图1显示的是器件结构10。所述器件结构具有带有开口14的电介质层12。电介质层12可以与被用于层间电介质（ILDs）的电介质层的类型相同。开口14用于形成ReRAM单元并且可能分别有100纳米的深度和50纳米的宽度。在可能的应用中，电介质层12将位于半导体衬底上方并且可能是半导体管芯的互连层的一部分。开口14具有侧壁15。

图2显示的是在包括在开口14中的电介质层12上沉积导电层16之后的器件结构10。导电层16可以是氮化钽（TaN），所述导电层可以通过相对保形的传统技术被沉积。在这种情况下，TaN被认为是特别地有效的，因为其对于铜迁移是一种有效的阻挡物。其它导电材料，特别是金属氮化物，可以也被发现是有效的。氮化物对于铜扩散趋向于作为有效的扩散阻挡物。导电层16可能具有大约10纳米的厚度。

图3显示的是在导电层16和填充开口14上方沉积导电层18之后的器件结构10。导电层18可以是铜，所述导电层通常在半导体制作中使用，用于通过填充开口来进行互连。导电层18可以与在沉积导电层18之后的电介质层12的顶表面之下的开口14的深度具有大约相同的厚度。

图4显示的是在执行平面化步骤（例如化学机械抛光（CMP））之后的器件结构10，所述抛光导致导电层16和18从电介质层12的顶表面被移除。导电层16和18具有暴露的表面，所述表面基本上与电介质层12的顶表面共平面。随着电介质层12的顶表面接收平面化，开口14的深度会被降低一些。这个量可以很小，或者通过比简单地将导电层18和16从电介质层12的顶表面移除所需要的更长地进行持续平面化来增加。