[发明专利]增强型Flash的多芯片的封装芯片、同步方法和封装方法

权利要求书

1.一种增强型Flash的多芯片的封装芯片，其特征在于，包括：封装有SPI FLASH芯片和RPMC芯片；

所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。

2.根据权利要求1所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片各自的suspend引脚作为所述I/O内部引脚。

3.根据权利要求1或2所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片具有相互连接的用于控制、接受指令和输出结果的共享引脚；

所述SPI FLASH芯片或所述RPMC芯片分别具有各自独立的I/O引脚。

4.根据权利要求3所述的芯片，其特征在于，所述共享引脚包括：CSB、SCLK、SI、WPB、HOLDB和SO引脚；

所述SPI FLASH芯片和所述RPMC芯片二者均为内部具有用于处理数据的控制器的芯片。

5.根据权利要求3所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片的共享引脚连接到封装后的芯片的同一外部共享引脚上；

包括：

所述SPI FLASH芯片的共享引脚a_x与所述RPMC芯片中的相同共享引脚b_y互连，并且所述SPI FLASH芯片的共享引脚a_x连接到封装后的芯片的同一外部共享引脚PAD_z上，或者，所述RPMC中的相同共享引脚b_y连接到封装后的芯片的同一外部共享引脚PAD_z上；

其中，所述a表示SPI FLASH芯片的共享引脚，所述x表示SPI FLASH芯片的共享引脚标识；所述b表示RPMC芯片的共享引脚，所述y表示RPMC芯片的共享引脚标识；所述PAD表示芯片封装的共享引脚，所述z表示芯片封装共享引脚标识；

所述SPI FLASH芯片或所述RPMC芯片的独立的I/O引脚连接到封装后的芯片的外部独立引脚。

6.根据权利要求1所述的芯片，其特征在于，所述SPI FLASH芯片和所述RPMC芯片相互层叠或并排放置；

在相互层叠的状态下，面积较大的芯片位于下方，面积较小的芯片位于上方。

7.一种增强型Flash的多芯片的封装芯片的同步方法，其特征在于，在所述封装的芯片内，封装有SPI FLASH芯片和RPMC芯片；所述SPI FLASH芯片和所述RPMC芯片具有相互连接的芯片间的I/O内部引脚；其中所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态；

所述方法包括以下步骤：

其中一个芯片在第一状态下，接收到挂起指令后，将自身的所述第一状态设置为挂起状态，并通过所述I/O内部引脚通知另一个芯片；

所述另一个芯片在第二状态下，通过所述I/O内部引脚接收到对方芯片挂起状态的通知，通过执行挂起命令实现与对方芯片同步。

8.根据权利要求7所述的同步方法，其特征在于，所述第一状态表示对部分存储分区执行写操作的忙busy状态，所述第二状态为忙busy或空闲idle状态；

所述I/O内部引脚为每个芯片的suspend引脚。

9.根据权利要求8所述的同步方法，其特征在于，在与所述对方芯片同步之后，

还包括以下至少之一：

如果所述SPI FLASH芯片和所述RPMC芯片接收的下一条指令为读操作，则执行；

如果所述SPI FLASH芯片和所述RPMC芯片接收的下一条指令非读操作，则不执行；

如果所述SPI FLASH芯片或所述RPMC芯片接收的下一条指令为恢复操作，则通过所述suspend引脚通知对方芯片自身已经退出挂起状态。

10.根据权利要求9所述的同步方法，其特征在于，还包括：

当所述SPI FLASH芯片和所述RPMC芯片已经退出挂起状态，并设置为空闲idle状态下，

如果所述SPI FLASH芯片和/或所述RPMC芯片接收到挂起指令，则不响应该指令。

11.一种增强型Flash的多芯片的封装方法，其特征在于，包括：

将所述SPI FLASH芯片和所述RPMC芯片的芯片间的I/O内部引脚互联后封装成一体；其中，所述I/O内部引脚用于为对方芯片提供自身是否挂起的状态。

12.根据权利要求10所述的封装方法，其特征在于，所述封装的I/O内部引脚为各自的suspend引脚；

还包括：

将所述SPI FLASH芯片和所述RPMC芯片用于控制、接受指令和输出结果的共享引脚相互连接后封装；其中，所述共享引脚包括：CSB、SCLK、SI、WPB、HOLDB和SO引脚；

同时，将所述SPI FLASH芯片和所述RPMC芯片各自独立的I/O引脚封装。