[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及集成电路制造工艺技术领域，特别涉及一种半导体器件的制造方法。

背景技术

高压集成电路广泛应用于平板显示、通讯电路及汽车电路等多个领域。在高压集成电路中，由低压逻辑部分产生控制信号来控制高压部分工作，其输出通过包含高压器件的高压驱动电路提升到一个高电压水平。

通常，高压集成电路上集成有高压器件和低压器件，高压器件需要采用厚栅氧工艺实现栅源耐压，而低压器件则可以采用薄栅氧工艺。传统的高压互补金属氧化物半导体（High-voltage Complementary Metal Oxide Semiconductor，简称HV CMOS）的栅氧厚度大约在100nm左右，而低压互补金属氧化物半导体（Low-voltage Complementary Metal Oxide Semiconductor，简称LV CMOS）的栅氧厚度则在2.5nm左右。因此，需要特殊的工艺才能将HV CMOS的厚栅氧和LV CMOS薄栅氧集成在一起。

利用硅的选择氧化（Local Oxidation of Silicon，LCOS）原理，借助氮化硅作为硬掩模板是一种行之有效的集成不同厚度栅氧的方法。在传统工艺中，以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。而在传统工艺中由于AA（Active Area）与STI交界处存在梯度，使得在干法刻蚀氮化硅后会在交界处形成类似于侧墙的氮化硅残留，而氮化硅的残留不仅会增加后续工艺的缺陷，还会使得其下的垫氧化层难以去除，从而导致栅氧形成之后AA边缘形成尖角，最终降低了器件的击穿电压，影响器件GOI可靠性测试性能。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，以解决现有技术中氮化硅残留的问题，以改善高压半导体器件的栅氧形貌，从而提高压半导体器件的可靠性能。

为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：

步骤一：提供一衬底，所述衬底包括高压器件区域和低压器件区域，所述高压器件区域和低压器件区域由浅沟槽隔开，在所述衬底上形成覆盖高压器件区域和低压器件区域的衬垫氧化层，在所述衬垫氧化层和浅沟槽上形成硬掩膜层；

步骤二：采用干法刻蚀去除高压器件区域上的部分所述硬掩膜层；

步骤三：采用第一清洗液去除所述高压器件区域和浅沟槽交叠部分的部分厚度的浅沟槽，以使残留在高压器件区域和浅沟槽交界处的硬掩膜层暴露出来；

步骤四：采用第二清洗液去除残留在高压器件区域和浅沟槽交界处的硬掩膜层。

可选的，所述硬掩膜层为氮化硅。

可选的，所述第一清洗液为氢氟酸。

可选的，所述第一清洗液为氢氟酸和氟化氨的混合液。

可选的，所述第一清洗液为氢氟酸和磷酸的混合液。

可选的，所述第一清洗液为氢氟酸、氟化氨和磷酸的混合液。

可选的，所述第二清洗液为磷酸。

可选的，所述衬垫氧化层的厚度为所述硬掩膜层的厚度为

可选的，在所述步骤三中，去除的浅沟槽的厚度为

可选的，在所述步骤四中的清洗时间为1分钟～3分钟。

可选的，所述半导体器件的制造方法还包括：

步骤五：采用第一刻蚀液去除位于高压器件区域上的衬垫氧化层，暴露出衬底表面；

步骤六：在所述高压器件区域暴露出的衬底表面上形成高压栅氧层。

可选的，所述高压栅氧层的厚度为90nm～110nm。