[发明专利]等离子体损伤检测结构及其检测方法

权利要求书

1.一种等离子体损伤检测结构，其特征在于，包括：

第一参考NMOS晶体管；

第一阈值电压检测单元，用于检测第一参考NMOS晶体管的阈值电压，并输出检测的第一参考NMOS晶体管的阈值电压；

第一测试NMOS晶体管；

天线，所述天线与第一测试NMOS晶体管电连接，用于引入等离子体电荷以损伤第一测试NMOS晶体管的栅介质层；

第二阈值电压检测单元，用于检测第一测试NMOS晶体管的阈值电压，并输出检测的第一测试NMOS晶体管的阈值电压；

比较单元，用于比较第一参考NMOS晶体管的阈值电压和第一测试NMOS晶体管的阈值电压的大小，获得两者的差值。

2.如权利要求1所述的等离子体损伤检测结构，其特征在于，所述第一阈值电压检测单元包括：第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第一电压输出端，其中，第二NMOS晶体管的栅极与第一参考NMOS晶体管的栅极相连接，第二NMOS晶体管的源极与衬底以及第一参考NMOS晶体管的源极和衬底与接地端相连接，第四NMOS晶体管的源极和衬底与第二NMOS晶体管的漏极相连接，第四NMOS晶体管的栅极和漏极与第一PMOS晶体管的漏极相连接，第一PMOS晶体管的衬底和源极与电源端相连接，第一PMOS晶体管的栅极与第二PMOS晶体管的栅极相连接，第二PMOS晶体管的源极和衬底与电源端相连接，第三NMOS晶体管的栅极和漏极与第二PMOS晶体管的漏极相连接，第三NMOS晶体管的衬底和源极与第一参考NMOS晶体管的漏极和栅极相连接，第一电压输出端与第二NMOS晶体管的漏极相连接，第一电压输出端输出第一参考NMOS晶体管的阈值电压。

3.如权利要求2所述的等离子体损伤检测结构，其特征在于，所述第一参考NMOS晶体管的沟道长度与沟道宽度的比值的平方根与所述第三NMOS晶体管的沟道长度与沟道宽度的比值的平方根之和等于所述第四NMOS晶体管的沟道长度与沟道宽度的比值的平方根，所述第一PMOS晶体管和第二PMOS晶体管的结构和电学参数相同。

4.如权利要求3所述的等离子体损伤检测结构，其特征在于，所述第一参考NMOS晶体管的沟道长度与沟道宽度的比值与所述第三NMOS晶体管的沟道长度与沟道宽度的比值相等，且等于所述第四NMOS晶体管的沟道长度与沟道宽度比值的四分之一。

5.如权利要求1所述的等离子体损伤检测结构，其特征在于，所述第二阈值电压检测单元包括：第三PMOS晶体管、第四PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第二电压输出端，其中，第五NMOS晶体管的栅极与第一测试NMOS晶体管的栅极相连接，第五NMOS晶体管的源极和衬底以及第一测试NMOS晶体管的源极和衬底与接地端相连接，第七NMOS晶体管的源极和衬底与第五NMOS晶体管的漏极相连接，第七NMOS晶体管的栅极和漏极与第四PMOS晶体管的漏极相连接，第四PMOS晶体管的衬底和源极与电源端相连接，第四PMOS晶体管的栅极与第三PMOS晶体管的栅极相连接，第三PMOS晶体管的源极和衬底与电源端相连接，第六NMOS晶体管的栅极和漏极与第三PMOS晶体管的漏极相连接，第六NMOS晶体管的衬底和源极与第一测试NMOS晶体管的漏极和栅极相连接，第二电压输出端与第五NMOS晶体管的漏极相连接，第二电压输出端输出第一测试NMOS晶体管的阈值电压。

6.如权利要求5所述的等离子体损伤检测结构，其特征在于，所述第一测试NMOS晶体管的沟道长度与沟道宽度的比值的平方根与所述第六NMOS晶体管的沟道长度与沟道宽度的比值的平方根之和等于所述第七NMOS晶体管的沟道长度与沟道宽度的比值的平方根，所述第三PMOS晶体管和第四PMOS晶体管的结构和电学参数相同。

7.如权利要求6所述的等离子体损伤检测结构，其特征在于，所述第一测试NMOS晶体管的沟道长度与沟道宽度的比值与所述第六NMOS晶体管的沟道长度与沟道宽度的比值相等，且等于所述第七NMOS晶体管的沟道长度与沟道宽度比值的四分之一。