[发明专利]一种晶体管制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是涉及一种晶体管制造方法。

背景技术

随着集成电路制造技术的发展，集成电路的特征尺寸不断减小，为了确保器件尺寸的减小不对半导体器件本身造成损害，集成电路的工作电压也不断地作相应减小。为了保证集成电路在较小的工作电压下保持较好的性能，集成电路制造过程中，通常采用应变硅技术（Strained Silicon）在NMOS晶体管上形成具有张应力的沟道区，在PMOS晶体管上形成压应力的沟道区，增大NMOS晶体管和PMOS晶体管的载流子迁移率，从而增大驱动电流，提高集成电路的响应速度。在应变硅技术中，嵌入式应力晶体管是应变硅技术应用的热点。

在现有的PMOS晶体管的应力层形成过程中，参考图1所示，包括步骤：先提供包括PMOS区域和NMOS区域的半导体衬底100，并在所述半导体衬底100表面形成栅极结构10，所述栅极结构10包括位于所述半导体衬底100上的栅介质层17、位于所述栅介质层17表面的栅电极层11、在所述栅电极层11表面的硬掩膜层12，以及在所述栅介质层17和栅电极层11的侧壁上形成侧墙13；

之后，以光刻胶14（结合参考图2）覆盖半导体衬底100，通过光刻工艺去除PMOS区域的光刻胶；并以保留在所述NMOS区域的光刻胶，以及所述侧墙13和硬掩膜层12为掩膜，先采用干法刻蚀在半导体衬底100上形成开口，再以湿法刻蚀使得所述纵向开口内部横向延伸，形成“Σ”状的填充开口15，用于填充如SiGe等应力材料，增强后续形成的PMOS晶体管的压应力；

最后，向所述填充开口15内的应力材料进行离子掺杂，形成源极区和漏极区。

然而，在实际操作过程中，在所述半导体衬底PMOS区域形成的，用于填充应力材料的开口会出现偏移现象，原本仅位于PMOS区域的开口会延伸至NMOS区域。在28nm的半导体器件制造中，所述光刻胶14开口增大的跨度d可达到30～40nm（参考图2所示）。在向PMOS区域的开口中填充应力材料形成应力层后，改变了PMOS晶体管的载流子迁移率。该现象直接影响最终形成的半导体器件的性能。

因而，在半导体各晶体管的应力层制造过程中，如何确保在半导体衬底上开设的用于填充应力材料的开口的位置和尺寸，是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种晶体管制造方法，在应力层制备过程中，确保用于填充应力材料的开口尺寸和位置。

为解决上述问题，本发明提供一种晶体管制造方法，包括：

在所述半导体衬底上形成栅极结构，所述半导体衬底包括PMOS区域和NMOS区域；

在所述半导体衬底及栅极结构的表面，由下至上形成第一掩膜层、保护层、Barc层；

在所述NMOS区域覆盖光刻胶层；

以所述光刻胶层为掩膜，采用含有HBr的混合气体刻蚀所述Barc层，以去除位于所述PMOS区域的Barc层；

继续以所述光刻胶层为掩膜，依次刻蚀所述保护层和第一掩膜层，直至露出所述半导体衬底；

以所述栅极结构为掩膜刻蚀所述半导体衬底，在所述栅极结构两侧的半导体衬底内形成开口；

在所述开口内填充应力材料，形成应力层。

可选地，所述保护层的材料为Al₂O₃、ZrO₂、HfO₂、La₂O₃、Ta₂O₅、TiO₂或SiO₂。

可选地，形成所述保护层的工艺为CVD工艺。

可选地，所述保护层的材料为SiO₂，形成所述保护层的工艺为O₂等离子气体氧化工艺。

可选地，所述O₂等离子气体氧化工艺为：在压力为10mTorr～500mTorr，功率为5100～21000W条件下，持续以50～500sccm流量通入包括O₂的等离子气体30～600秒，氧化所述第一掩膜层。

可选地，所述保护层的厚度为10～50埃。

可选地，所述混合气体还包括O₂，其中，HBr和O₂的流量比为40：1～200：1。

可选地，所述第一掩膜层的厚度为5～20纳米。

可选地，所述应力层的材料为SiGe。