[发明专利]高压 ED NMOS 元件嵌入高压横向 NJFET

权利要求书

1.一种半导体装置，包括：

一P型衬底；

一N型阱区，被设置为邻近该衬底；

一P型阱区，被设置为邻近该N型阱区；以及

第一及第二N+掺杂区，被设置为邻近该N型阱以及在该第一及第二P型阱区的相对侧；

其中该P型阱区包含一P+掺杂区、一第三N+掺杂区以及一栅极结构，该第三N+掺杂区介于该P+掺杂区以及该栅极结构之间。

2.根据权利要求1所述的半导体装置，更包含一第二P型阱区，该N型阱区包含该第一及第二P型阱区，使得该N型阱区的至少一部分介于该第一及第二P型阱区之间。

3.根据权利要求1所述的半导体装置，更包含被设置为邻近该N型阱区的第一、第二、以及第三场氧化(FOX)部分，该第一FOX部分更被设置为邻近该第一N+掺杂区，该第二FOX部分介于该第一N+掺杂区以及该P+掺杂区之间，以及该第三FOX部分介于该P型阱以及该第二N+掺杂区之间及介于该栅极结构以及该P型阱之间。

4.根据权利要求3所述的半导体装置，更包含被设置为邻近该N型阱区的一N型层以及一P-顶部分，该N型层介于该第三FOX部分以及该P-顶部分之间。

5.根据权利要求3所述的半导体装置，更包含一额外P型阱区，其被设置为邻近该N型阱以及介于该第一FOX部分以及该P型衬底之间。

6.根据权利要求1所述的半导体装置，其中一结栅极场效应晶体管(JFET)的一源极是关联于该第一N+掺杂区，该JFET的一漏极是关联于该第二N+掺杂区，以及该JFET的一栅极是关联于该P+掺杂区以及该第三N+掺杂区。

7.根据权利要求6所述的半导体装置，其中一n-通道金属氧化物场效应晶体管(NMOS)的一源极是关联于该P+掺杂区以及该第三N+掺杂区，以及该NMOS的一漏极是关联于该第二N+掺杂区。

8.一种用以制造一半导体装置的方法，包括：

提供一P型衬底；

提供一N型阱区，被设置为邻近该衬底；

提供一P型阱区，被设置为邻近该N型阱区；以及

提供第一及第二N+掺杂区，被设置为邻近该N型阱以及在该第一及第二P型阱区的相对侧；

其中该P型阱区包含一P+掺杂区、一第三N+掺杂区以及一栅极结构，该第三N+掺杂区介于该P+掺杂区以及该栅极结构之间。

9.根据权利要求8所述的方法，更包含提供一第二P型阱区，该N型阱区包含该第一及第二P型阱区，使得该N型阱区的至少一部分介于该第一及第二P型阱区之间。

10.根据权利要求8所述的方法，更包含提供被设置为邻近该N型阱区的第一、第二、以及第三场氧化(FOX)部分，该第一FOX部分更被设置为邻近该第一N+掺杂区，该第二FOX部分更介于该第一N+掺杂区以及该P+掺杂区之间，以及该第三FOX部分介于该P型阱以及该第二N+掺杂区之间以及更介于该栅极结构以及该P型阱之间。

11.根据权利要求10所述的方法，更包含提供一N型层以及一P-顶部分，被设置为邻近该N型阱区，该N型层介于该第三FOX部分以及该P-顶部分之间。

12.根据权利要求10所述的方法，更包含提供一额外P型阱区，其被设置为邻近该N型阱以及介于该第一FOX部分以及该P型衬底之间。

13.根据权利要求8所述的方法，其中一结栅极场效应晶体管(JFET)的一源极是关联于该第一N+掺杂区，该JFET的一漏极是关联于该第二N+掺杂区，该JFET的一栅极是关联于该P+掺杂区以及该第三N+掺杂区，一n-通道金属氧化物场效应晶体管(NMOS)的一源极是关联于该P+掺杂区以及该第三N+掺杂区，以及该NMOS的一漏极是关联于该第二N+掺杂区。