[发明专利]高压 ED NMOS 元件嵌入高压横向 NJFET

说明书

技术领域

本发明的具体实施例一般与半导体装置有关，且更特别地，与包括嵌入的高压结栅极场效应晶体管(JFET)的一个n-通道金属氧化物场效应晶体管(NMOS)有关。

背景技术

高压工艺已经被广泛地用于功率管理集成电路(PMIC)以及切换式电源供应器(SMPS)，该两者通常被作为LED驱动器使用。

在近年内，令人感兴趣的有效“绿能”电子装置稳定增加，迫使装置制造商寻求更高的变换效率和更低的备用功耗。切换模式功率IC需要整合的起动电路和脉宽调变(PWM)电路。令人遗憾，一般的高压起动电路使用一功率电阻器方法，其中功率在起动后持续由功率电阻器消散。功率电阻器是被选择为使得它将在起动操作期间为电容器和PWM电路提供充电电流。PWM电路将继续操作，直到它的Vcc电压低于最小工作电压额定，在那个点辅助电压被施加至PWM电路的Vcc。PWM电路是在5V～30V之间正常操作。

在近年的进一步发展是在LED驱动IC中使用电源线电压(即AC100～240V)来驱动LED。这些LED驱动IC常规上使用降压转换器并且包括高压切换类型NMOS，以提供电流来驱动LED。传统的解决方法也使用高压空乏型MOS，以提供参考电压或者功率以供应内部电路。不过，高压空乏型MOS需要额外的电路区域和额外的掩模以供形成。因此，有对现存的传统解决办法之外的另一种选择的需求。

发明内容

一些示例实施例因此指向一个n-通道金属氧化物场效应晶体管(NMOS或者nMOSFET)，其包括一嵌入的高压结栅极场效应晶体管(JFET)。在一些例子中，NMOS嵌入的JFET可能至少部分基于对标准高压(HV)工艺的修改而提供，且可能不需要另外的掩模或者程序。以这种方法，本发明的具体实施例可能使用现有的半导体装置工艺，通过把HV JFET嵌入NMOS的源极或漏极边缘而提供在一相对小区域中的高压JFET。

在一个示例实施例中，提供一半导体装置，其包括P型衬底、设置为邻近该衬底的N型阱区、设置为邻近该N型阱区的P型阱区、以及设置为邻近该N型阱及在该第一和第二P型阱区的相对侧的N+掺杂区。P型阱区包括P+掺杂区、第三N+掺杂区和栅极结构，第三N+掺杂区被安插在P+掺杂区和栅极结构之间。

根据第二示例实施例，提供一半导体装置，其包括P型衬底、设置为邻近该衬底的N型阱区、设置为邻近该N型阱区的第一和第二P型阱区、以及设置为邻近N型阱区及该衬底的一第三P型阱区。N型阱区包含第一和第二P型阱区，使得该N型阱区的至少一部分被安插在该第一和第二，第二和第三，以及第一和第三P型阱区之间。半导体装置更进一步包括设置为邻近该N型阱及在该第一和第二P型阱区的相对侧的第一和第二N+掺杂区。第三P型阱包括第三P+掺杂区，第二P型阱区包括第二P+掺杂区，且该第一P型阱包括第一P+掺杂区、第三N+掺杂区和一栅极结构，第三N+掺杂区被安插在该第一P+掺杂区和该栅极结构之间。第一P型阱区的至少一部分被安插在该第一P+掺杂区及该第一N+掺杂区之间。

根据第三示例实施例，提供一半导体装置，其包含P型衬底、设置为邻近衬底的N型阱区、设置为邻近N型阱区的第一P型阱区、设置为邻近N型阱区以及衬底的第二P型阱区、以及设置为邻近N型阱区以及在第一P型阱区的相对侧的第一及第二N+掺杂区。该N型阱区包含第一P型阱区，使得N型阱区的至少一部分介于第一及第二P型阱区之间。该第二P型阱包含第二P+掺杂区，以及第一P型阱区包含第一P+掺杂区、第三N+掺杂区以与栅极结构，该第三N+掺杂区介于P+掺杂区以与栅极结构之间。第二P型阱区的至少一部分介于第一P+掺杂区以及第一N+掺杂区之间。

本发明以上所述的实施例和其他细节被描述于下文中，本发明中具有嵌入的JFET的NMOS的相应和其他实施例亦被描述于下文中。

附图说明

上述已概括说明本发明，现在伴随图式(其并不一定依比例绘制)作为参考，且其中：

图1a描绘传统的降压转换器电路的方块图；

图1b描绘示例实施例的方块图；

图2a描绘根据本发明第一示例实施例的等效电路表现；

图2b描绘根据该第一示例实施例的半导体装置的俯视图；

图2c描绘图2b说明的半导体装置沿线A-A′以及B-B′的两个横截面图；

图3a描绘根据本发明第二示例实施例的等效电路表现；

图3b描绘根据该第二示例实施例的半导体装置的俯视图；