[发明专利]窄脉冲峰值保持装置

权利要求书

1.一种窄脉冲峰值保持装置，其特征是包括有输入电路通过匹配网络R1和R2与峰值保持电路的输入端连接，峰值保持电路的输出端连接带有电平移动功能的缓冲器，缓冲器的输出端为峰值保持信号Vout；输入电路还通过电容C1与高速比较器U2的输入端连接；高速比较器的输出端连接控制逻辑电路，控制逻辑电路的输出端通过复位信号连接于峰值保持电路；高速比较器的另一输入端接可调阈值电压Vth。

2.如权利要求1所述的窄脉冲峰值保持装置，其特征是所述的峰值保持电路为匹配网络R1和R2与跨导运放U1的高阻输入端b极连接；跨导运放U1的低阻端e极连接一个由电容C和电阻R3串联而成的C-R电路；跨导运放U1的电流输出端c极连接高速肖特基二极管D1的阳极和D2的阴极；D2的阳极接地；D1的阴极分别连接峰保持电容Cd、控制峰保持电压泄放的DMOS模拟开关S1和带电平移动的缓冲器。

3.如权利要求1所述的窄脉冲峰值保持装置，其特征是所述的带电平移动的缓冲器包括有JFET管Q2为恒流源，Q2的栅极与负电源连接，源极通过电阻R4连接到负电源上；JFET管Q1的栅极与D1的阴极连接，漏极接正电源，源极通过高速肖特基二极管D3、D4电平移动后输出峰值保持信号Vout。

4.如权利要求1所述的窄脉冲峰值保持装置，其特征是所述的控制逻辑电路包括两个单稳态电路U3和U4；U3的输入端B与高速比较器U2的输出端连接；U3的输入端A接地，U3的输出端Q与单稳态电路U4的输入端A连接，U4的输入端B接正电源，U4的输出端Q与DMOS模拟开关S1的控制端连接，用以控制输出峰值保持信号的泄放时间。

5.如权利要求1所述的窄脉冲峰值保持装置，其特征是还包括有电路基板为印刷电路板PCB的电路，或为三氧化二铝陶瓷基板的厚膜电路。