[发明专利]窄脉冲峰值保持装置有效
申请号: | 201310127576.X | 申请日: | 2013-04-14 |
公开(公告)号: | CN103236830A | 公开(公告)日: | 2013-08-07 |
发明(设计)人: | 千奕;苏弘;董成富;佘乾顺;赵红赟;孔洁;马晓莉 | 申请(专利权)人: | 中国科学院近代物理研究所 |
主分类号: | H03K5/00 | 分类号: | H03K5/00;H03K5/1532 |
代理公司: | 兰州振华专利代理有限责任公司 62102 | 代理人: | 张真 |
地址: | 730000 甘*** | 国省代码: | 甘肃;62 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 脉冲 峰值 保持 装置 | ||
技术领域
本发明涉及窄脉冲峰值保持电路。
背景技术
随着探测器技术的不断发展,输出信号越来越快,如微通道板(microchannel plates),光电倍增管(photomultipliers),通道电子倍增器(channeltrons)、电子倍增器(electron multipliers)、金刚石探测器(diamond detectors)的输出信号前沿都为ns量级,对电子学测量提出了新的要求;在核物理实验中,能量测量是最基本的测量,往往是通过对随机信号幅度的测量来实现;对于随机窄脉冲,传统的测量方法是采用电荷积分,成形放大、峰值保持,再进入ADC分析处理,而采用高速窄脉冲峰值检测方法,可将窄脉冲信号的峰值直接保持,然后利用常规的A/D转换技术或多道分析器进行测量分析,从而降低了对后端采集系统的要求;这种新方法减少了中间环节,极大的简化了信号测量系统,提高了系统实时处理信号的能力,在较高事例率的实验条件下具有更大的优越性。
发明内容
本发明的目的在于避免现有技术的不足提供一种窄脉冲峰值保持装置,能有效跟踪并保持前沿小于2.5ns,脉宽小于10ns的脉冲信号的峰值,且具有大动态范围和良好的线性,从而为核物理、粒子物理研究及其它相关领域中的高速窄脉冲信号处理,提供简单可靠的方法与手段。
实现上述目的,本发明采取的技术方案为:一种窄脉冲峰值保持装置,其主要特点是包括有输入电路通过匹配网络R1和R2与峰值保持电路的输入端连接,峰值保持电路的输出端连接带有电平移动功能的缓冲器,缓冲器的输出端为峰值保持信号Vout;输入电路还通过电容C1与高速比较器U2的输入端连接;高速比较器的输出端连接控制逻辑电路,控制逻辑电路的输出端通过复位信号连接于峰值保持电路;高速比较器的另一输入端接可调阈值电压Vth。
所述的窄脉冲峰值保持装置,所述的峰值保持电路为匹配网络R1和R2与跨导运放U1的高阻输入端b极连接;跨导运放U1的低阻端e极连接一个由电容C和电阻R3串联而成的C-R电路;跨导运放U1的电流输出端c极连接高速肖特基二极管D1的阳极和D2的阴极;D2的阳极接地;D1的阴极分别连接峰保持电容Cd、控制峰保持电压泄放的DMOS模拟开关S1和带电平移动的缓冲器。
所述的窄脉冲峰值保持装置,所述的带电平移动的缓冲器包括有JFET管Q2为恒流源,Q2的栅极与负电源连接,源极通过电阻R4连接到负电源上;JFET管Q1的栅极与D1的阴极连接,漏极接正电源,源极通过高速肖特基二极管D3、D4电平移动后输出峰值保持信号Vout。
所述的窄脉冲峰值保持装置,所述的控制逻辑电路包括两个单稳态电路U3和U4;U3的输入端B与高速比较器U2输出端连接;U3的输入端A接地,U3的输出端Q与单稳态电路U4的输入端A连接,U4的输入端B接正电源,U4的输出端Q与DMOS模拟开关S1的控制端连接,用以控制输出峰值保持信号的泄放时间。
所述的窄脉冲峰值保持装置,还包括有电路基板为印刷电路板PCB的电路,或为三氧化二铝(Al2O3)陶瓷基板的厚膜电路。
本发明的有益效果在于:窄脉冲峰值保持装置,可以跟踪并保持前沿小于2.5ns、脉宽小于10ns、频率在100Hz-2MHz范围内的脉冲信号;输入脉冲范围0-5V;线性的测量范围从100mV-3V时,积分非线性小于0.8%;下垂速率小于1.3mV/us;电路工作稳定,抗干扰能力强。实现了宽动态范围、窄脉冲的峰值检测,具有良好的线性和精度。可将窄脉冲信号峰值直接保持,降低了对后端ADC的要求,极大的简化了信号测量系统。
附图说明
图1为本发明的电路原理方框图。
图2为本发明的电路图。
图3为本发明时序图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
实施例1:见图1,一种窄脉冲峰值保持装置,包括有输入电路通过匹配网络R1和R2与峰值保持电路的输入端连接,峰值保持电路的输出端连接带有电平移动功能的缓冲器,缓冲器的输出端为峰值保持信号Vout;输入电路还通过电容C1与高速比较器U2的输入端连接;高速比较器的输出端连接控制逻辑电路,控制逻辑电路的输出端通过复位信号连接于峰值保持电路;高速比较器的另一输入端接可调阈值电压Vth。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院近代物理研究所,未经中国科学院近代物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310127576.X/2.html,转载请声明来源钻瓜专利网。