[发明专利]一种DRAM双芯片堆叠封装结构和封装工艺

说明书

技术领域

本发明涉及一种DRAM双芯片堆叠封装结构和封装工艺，DRAM是Dynamic Random Access Memory的缩略语，即动态随机存取存储器。

背景技术

现代社会信息量爆炸增长，离不开电子产品-尤其是消费类电子产品的快速发展及普及， 各式各样的电子产品为人们的生活、学习、工作带来了便利。

随着科技的不断发展以及消费者对电子产品要求的提高，手机及其他消费电子功能不断多元化，性能快速提升、速度不断提高，而尺寸向着轻、薄、短、小的趋势迈进。为此，集成电路通过以下两种途径以缩小产品体积及减轻产品重量，第一种为SOC（System On Chip），即系统级芯片，将存储器、处理器、模拟电路、数字电路、接口电路等集成在一个芯片上，以实现语音、图像、数据处理等功能；第二种是SIP（System in package），即系统级封装，将多种功能的集成电路芯片组合在一个封装体中，以实现与SOC相同的功能。

就集成电路封装技术而言，为满足轻薄短小的设计理念，出现了以堆叠封装、TSV、CSP及WLP为代表的先进封装形式。芯片堆叠封装作为3D封装的一种，以其功能更强、性价比更高的特点逐渐取代传统的单芯片封装，顺应了电子产品向高集成度、多功能及小型化发展的趋势。最近的半导体设备与材料国际组织（SEMI）和TechSearch International研究报告表明，从2008到2010年芯片堆叠封装有望以年均12%的增长率发展，然而，制造方面却面对一个挑战，就是芯片去放与材料方面的挑战，且日益突出，在于传统的芯片装片胶工艺已不能像装片膜一样为超薄芯片提供足够的机械支撑、产能和良品率。

双芯片封装是一种简单的堆叠封装，传统的一些封装工艺勉强可用，对于此类型封装来说，受每个芯片必须具有自己的数据传输通道（如输入/输出接口），且必须配备支撑其电路功能的电源线路的影响，使得其结构与传统的封装对象具有较为明显的区别。

目前，传统的DRAM双芯片封装结构主要有两种：一为采用FOW（Film Over Wire）膜的双芯片封装，是一种与传统装片膜封装工艺最接近的一种封装工艺，FOW膜集装片膜盒划片膜的功能于一身，其封装结构如图2所示，该结构的主要特点是对于装片后无需热固化处理的FOW材料，圆片层粘到FOW膜13b上划片，然后第一芯片12b和第二芯片11b装片，接着进行引线键合和塑封。在图2所示的结构中，作为键合线的金线15b用量比较大，导致成本偏高，且用于键合第二芯片11b的金线15b存在一定的金线弧高，如图2中标号15b所直接指引的金线，导致塑封料16b用量大，并进一步导致封装体整体偏厚。

另一种传统的DRAM双芯片封装为晶圆进行RDL(Redistribution layer)的双芯片封装，如图3所示，该封装结构与上一种封装结构有一定的相似性，对比图2与图3，可以看出其金线15c较图2中所示的金线15b要少。不过其主要缺点为晶圆RDL费用较高，导致封装成本增加。同时其也存在与上一种封装结构一样的整体偏厚的缺陷。

综合上述传统DRAM两种双芯片封装结构，两者必须在底部和第二芯片中放置FOW膜或者spacer芯片以支撑第二芯片。同时，有些堆叠封装采用具有导电通孔的中介层，如硅片中开通孔且通孔中灌入铜作为连接通道，此类技术不仅实现难度大，而且铜与中介材料热膨胀系数不匹配可能导致铜加热过程中脱离中介层致使封装可靠性差。

发明内容

为改善传统DRAM双芯片堆叠封装中成本高、封装体厚度大、可靠性差及电性能差的问题，本发明的目的在于提供一种使用键合线较少的DRAM双芯片堆叠封装结构，并提供一种该封装结构的封装工艺。

本发明采用以下技术方案：

本发明一方面，提供一种DRAM双芯片堆叠封装结构，包括第一芯片、第二芯片和设有基板电路的基板，所述第一芯片贴装在所述基板预定位置，且该第一芯片的有源面为贴装面的相对面；通过键合线与所述基板电气连接的中介基板的第一面与所述第一芯片电气连接，而中介基板上与第一面相对的第二面则与所述第二芯片的有源面电气连接。

上述DRAM双芯片堆叠封装结构，所述中介基板与第一芯片、第二芯片间留有填充间隙，从而在填充间隙填充填充剂并固化后形成填充层。

上述DRAM双芯片堆叠封装结构，所述中介基板基于倒装芯片的线路板，相应地在所述第一面和第二面上形成有用于电气和机械连接的第一面凸点和第二面凸点。

上述DRAM双芯片堆叠封装结构，所述第一面凸点和第二面凸点为在选定位置沉积形成的锡球。