[发明专利]一种集成电路的测试装置及方法

说明书

技术领域

本发明涉及集成电路测试领域，特别涉及一种集成电路的检测装置及方法。

背景技术

随着电子产品向小型化方向发展，在手提电脑、CPU电路、微型移动通信电路（手机等）、数字音视频电路、通信整机、数码相机等消费类电子领域大量使用各类集成电路，不仅数目繁多，其成品要求也越来越高，于是，对集成电路的测试环节，便显得愈发重要。

在集成电路制造过程中，其中一个必要的环节是对形成的集成电路进行测试，以确保它能基本满足器件的特征或设计规格书，具体地，所述测试通常包括电压、电流、时序和功能的验证。如果测试出的结果不符合规格书，那么集成电路会被测试过程判为失效。

现有的一种集成电路的测试装置包括输入通道和输出通道，输入通道用以向待测集成电路输入信号，输出通道用以接收测试集成电路的输出信号，传输输出信号以供测试机验证所述集成电路是否能正确实现所设计的逻辑功能。但是上述测试方法的检测容量较小。由于实现上述测试装置的信号通道数目有限，导致可同时进行检测的芯片数目有限，存在测试瓶颈；除此以外，由于测试装置的电源功率是固定的，并行测试的芯片数目还受到电源功率的限制。

发明内容

本发明技术方案所解决的技术问题是，如何实现芯片的并行测试。

为了解决上述技术问题，本发明技术方案提供了一种集成电路的测试装置，包括输入通道和输出通道，还包括：

输入单元，包括与所述输入通道连接的串行输入端及与待测芯片输入端对应的至少一个并行输出端；

至少一个第一控制开关，用于在使能时使对应并行输出端与所述待测芯片输入端之间导通、在禁能时使对应并行输出端与所述待测芯片输入端之间关断；

控制单元，用于为所述至少一个第一控制开关并行提供控制信号，所述第一控制开关设置为当所接收的控制信号为第一电平时使能、当所接收的控制信号为第二电平时禁能；

输出单元，包括与待测芯片输出端对应的至少一个并行输入端及与所述输出通道连接的串行输出端。

可选的，所述输入单元还包括能够存放位数不少于所述待测芯片输入端数目的二进制序列的第一移位寄存器。

可选的，所述串行输入端，用于接收所述输入通道提供的测试信号；

所述第一移位寄存器，用于按接收顺序将所述测试信号依次传输至所述并行输出端；

所述并行输出端，用于并行输出所传输的测试信号至对应待测芯片输入端。

可选的，所述输入单元还包括：电平转换器，用于对所述第一移位寄存器传输的测试信号进行电平转换并将电平转换后的测试信号传输至对应并行输出端。

可选的，所述输出单元还包括能够存放位数不少于所述待测芯片输出端数目的二进制序列的第二移位寄存器。

可选的，所述并行输入端，用于接收对应待测芯片输出端输出的电信号；

所述第二移位寄存器，用于将所述电信号形成的电信号序列从高位到低位按顺序依次传输至所述串行输出端；

所述串行输出端，用于串行输出所述电信号序列至所述输出通道。

可选的，所述集成电路的测试装置还包括设于所述并行输入端和对应待测芯片输出端之间的第二控制开关，所述第二控制开关设置为当所述第一控制开关使能时使能、当所述第一控制开关禁能时禁能。

可选的，所述集成电路的测试装置还包括通过所述输出通道与所述串行输出端连接的验证单元，所述验证单元包括；

检测单元，用于检测所述电信号序列；

判定单元，用于当判断所述电信号序列中的一位电信号为异常数据，通过该电信号于电信号序列中的位置判定对应待测芯片为异常芯片。

为了解决上述技术问题，本发明技术方案还提供了一种集成电路的测试方法，应用上述测试装置，包括；

为所述至少一个第一控制开关并行提供控制信号；

所述输入单元将所述输入通道提供测试信号传输至至少一个待测芯片；

所述输出单元将至少一个待测芯片输出的电信号形成电信号序列并传输至所述输出通道；

验证所述输出通道输出的电信号序列。

可选的，所述第一控制开关设置为当所接收的控制信号为第一电平时使能、当所接收的控制信号为第二电平时禁能；各控制信号在至少一个周期内保持第一电平或第二电平以使进行测试项目的待测芯片的功耗之和适应所述测试装置的电源功率。

所述周期为待测芯片完成所述测试项目所需的时间。

本发明技术方案至少包括如下有益效果；