[发明专利]提供多个保护级别的ESD保护电路

说明书

技术领域

本公开实施例涉及保护集成电路的多个管脚的静电放电（ESD）电路。

背景技术

集成电路（IC）在制造过程中，组装和测试期间，或最终系统应用中可能经受损坏ESD事件。在常规的IC ESD保护方案中，钳位电路经常用于在电压峰值期间将ESD电流分流到地线，以保护IC上的内部电路免于ESD感应的损坏。

当需要保护多个端口例如IC的多个管脚时，一般使用采用专用的单独ESD结构的局部钳位方法保护各管脚，每个专用的单独ESD结构具有阳极和阴极。所需要的是ESD保护电路架构，其需要明显减少的空间。

发明内容

公开的实施例包括静电放电（ESD）保护电路，其包括在半导体表面中的堆叠的多个ESD保护单元，每个ESD保护单元具有围绕的隔离结构。多个ESD保护单元通过互连串联连接，并且包括至少与第二ESD保护单元串联的第一ESD保护单元。ESD保护电路包括多个保护管脚（通过连接至电极抽头，这些电极抽头包括ESD保护单元堆叠内的电极抽头），该多个保护管脚包括跨第一ESD保护单元但不跨第二ESD保护单元的第一保护管脚，从而提供第一额定电压，以及跨第一和第二ESD保护单元两者的第二保护管脚，从而提供比第一额定电压更高的第二额定电压。

多个电极抽头包括重叠的放电路径，其与用于各种管脚应用的一些相同ESD保护单元共享。因此公开的实施例缓解了保护IC的常规高压ESD保护布置所需的大芯片面积的问题。在一个具体实施例中，ESD保护电路形成在绝缘体上半导体（SOI）衬底上，其允许电介质隔离用作ESD保护单元之间的隔离，与结隔离单元相比其允许更紧密的单元间距。

附图说明

现参考附图，其不需要等比例绘制，其中：

图1A是根据示例实施例包括串联堆叠的多个隔离ESD保护单元且提供多个保护级别的示例ESD保护电路的横截面示图。

图1B是根据另一个示例实施例包括串联堆叠的多个隔离ESD保护单元且提供多个保护级别的示例ESD保护电路的横截面示图。

图2A是根据示例实施例的部分示例ESD保护电路的横截面示图，其中衬底具有第一掺杂物类型，且围绕的隔离结构是包括第一掺杂物类型的隔离扩散的结隔离，该结隔离从半导体表面向下延伸，从而提供与衬底的电阻耦合。

图2B是根据示例实施例的部分示例ESD保护电路的横截面示图，其中衬底是SOI衬底，其包括半导体表面下的覆盖电介质层，其中半导体表面包括多个电介质隔离的半导体岛。

图3A示出根据示例实施例的示例ESD保护电路的俯视图，其中多个ESD保护单元布置在多行和多列中。

图3B示出根据另一个示例实施例的示例ESD保护电路的俯视图，其中多个ESD保护单元以非线性配置布置。

图4图示根据示例实施例的高级别IC构造的示图，其中可以包括公开的ESD保护电路以保护IC的多个端子。

图5示出根据示例实施例与跨越包括12个堆叠栅极耦合n沟道金属氧化物半导体（GCNMOS）器件阵列的整个公开ESD保护器件的电流电压特性相比，包括独立式10V GCNMOS器件的ESD保护单元的电流电压特性。

具体实施方式

参考附图描述示例实施例，其中相似的参考标号用于指定类似或相同的元件。示出的行动或事件的次序不应该视为限制性的，因为一些行动或事件可以以不同的次序发生和/或同时与其它行动或事件一起发生。此外，可以不需要一些示出的行动或事件执行根据本公开的方法。

图1A是根据示例实施例包括串联堆叠的多个隔离ESD保护单元110₁、110₂、110₃和110₄（110₁-110₄）且提供多个保护级别的示例ESD保护电路100的横截面示图。在一个实施例中公开的ESD保护电路可以实施为独立式器件。可替换地，公开的堆叠ESD保护电路可以被提供在包括功能电路的IC上，该功能电路用于执行诸如数字（例如逻辑或处理器）应用或模拟应用的功能，其中公开的堆叠ESD保护电路100的相应电极中的每个都为需要ESD保护的IC管脚提供保护，诸如下面关于图4的描述。值得注意的是，制造公开的堆叠ESD保护电路的掩模和处理一般在常规的互补MOS（CMOS）和Bi-CMOS工艺流程中都是可用的。