[发明专利]阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及显示领域，特别是指一种阵列基板及其制作方法、显示装置。

背景技术

现有液晶显示器中，栅扫描线一般是从上而下成行排列，数据线一般是从左到右成列排列。由于液晶显示器的驱动集成电路（IC）一般设计在屏幕的下方，这样对于连接驱动集成电路与每一行栅扫描线的连接线来说，连接线的宽度相同，长度不同，因此造成了不同连接线电阻的差异比较大，容易产生RC delay（电阻电容延迟），导致栅极驱动信号的上升沿和下降沿都有一定的延时。

如果栅极驱动信号的延时比较严重，那么当第n行栅扫描线的栅极驱动信号GATE1正处于下降沿时，第n+1行栅扫描线的栅极驱动信号GATE2已经开始上升。则第n行栅扫描线对应的各个TFT还没有全部关断，第n+1行栅扫描线上的各个TFT已经开启，数据驱动器开始向第n+1行栅扫描线上的各个TFT输出数据信号，造成与输出到第n行栅扫描线对应的各个TFT的数据信号发生混淆，影响画面显示。

发明内容

本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够降低连接线间的电阻差异，改善RC delay现象，提高显示装置的显示效果。

为解决上述技术问题，本发明的实施例提供技术方案如下：

一方面，提供一种阵列基板，包括驱动集成电路、布置在像素区域的多条金属走线以及分别连接所述驱动集成电路与每一金属走线的多条连接线，其中，每一连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接。

进一步地，上述方案中，所述主连接线与所述辅连接线位于不同层，且所述主连接线与所述辅连接线之间隔有绝缘层，所述主连接线与所述辅连接线通过过孔相连接。

进一步地，上述方案中，所述阵列基板的扇形走线区包括有第一区域和第二区域，所述第一区域走线间的横向距离小于1um，所述第二区域走线间的横向距离大于5um，其中，所述辅连接线位于所述第二区域中。

进一步地，上述方案中，所述主连接线与对应辅连接线连接的两个过孔中，其中一个过孔设置在所述第二区域主连接线由斜向转为垂直走向的转折处，另一个过孔设置在像素的静电保护区域。

进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的下方时，所述连接线连接所述驱动集成电路和阵列基板上成行排列的栅扫描线，其中，所述主连接线为采用栅金属层制成，与其对应的辅连接线为采用源漏金属层制成。

进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的侧边时，所述连接线连接所述驱动集成电路和阵列基板上成列排列的数据线，其中，所述主连接线为采用源漏金属层制成，与其对应的辅连接线为采用栅金属层制成。

本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。

本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括驱动集成电路、布置在像素区域的多条金属走线，其中，所述方法包括：

通过构图工艺形成分别连接所述驱动集成电路与每一金属走线的多条连接线的图形，所述连接线的图形包括主连接线的图形和与所述主连接线对应的辅连接线的图形，所述辅连接线与所述主连接线的一部分并联连接。

进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的下方，所述连接线连接所述驱动集成电路和阵列基板上成行排列的栅扫描线时，所述方法包括：

利用栅金属层形成栅扫描线和主连接线的图形；

形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔图形；

利用源漏金属层形成数据线和辅连接线的图形，使得所述主连接线与所述辅连接线通过所述过孔相连接。

进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的侧边，所述连接线连接所述驱动集成电路和阵列基板上成列排列的数据线时，所述方法包括：

利用栅金属层形成栅扫描线和辅连接线的图形；

形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔图形；

利用源漏金属层形成数据线和主连接线的图形，使得所述主连接线与所述辅连接线通过所述过孔相连接。

本发明的实施例具有以下有益效果：

上述方案中，连接驱动集成电路与每一金属走线的连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接，这样通过辅连接线能够改变各条连接线的电阻值，使得各条连接线之间的电阻值差异变小，改善RC delay现象，进而提高显示装置的显示效果。

附图说明