[发明专利]半导体存储器件有效
申请号: | 201310150161.4 | 申请日: | 2013-04-26 |
公开(公告)号: | CN103730151B | 公开(公告)日: | 2017-11-28 |
发明(设计)人: | 李完燮;朴镇寿 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C8/12 | 分类号: | G11C8/12;G11C8/10 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙)11363 | 代理人: | 俞波,许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 | ||
1.一种半导体存储器件,包括:
第一子存储块和第二子存储块;
第一冗余存储块和第二冗余存储块;
第一数据线组和第二数据线组,所述第一数据线组和第二数据线组分别与所述第一子存储块和所述第二子存储块耦接;
第一冗余数据线组和第二冗余数据线组,所述第一冗余数据线组和第二冗余数据线组分别与所述第一冗余存储块和所述第二冗余存储块耦接;
第一开关电路,所述第一开关电路耦接在所述第一数据线组和所述第一冗余数据线组之间;
第二开关电路,所述第二开关电路耦接在所述第一冗余数据线组和所述第二冗余数据线组之间;
第三开关电路,所述第三开关电路耦接在所述第二冗余数据线组和所述第二数据线组之间;
第一页缓冲器,所述第一页缓冲器将所述第一子存储块与所述第一数据线组耦接;
第二页缓冲器,所述第二页缓冲器将所述第二子存储块与所述第二数据线组耦接;
第一冗余页缓冲器,所述第一冗余页缓冲器将所述第一冗余存储块与所述第一冗余数据线组耦接;以及
第二冗余页缓冲器,所述第二冗余页缓冲器将所述第二冗余存储块与所述第二冗余数据线组耦接,
其中,当所述第二开关电路和所述第三开关电路导通时,将要编程到所述第一冗余存储块中的数据经由所述第二数据线组发送到所述第一冗余页缓冲器。
2.如权利要求1所述的半导体存储器件,还包括:
冗余选择器,所述冗余选择器包括第一冗余选择单元和第二冗余选择单元,
其中,所述第一冗余选择单元被配置成在所述第一冗余存储块和所述第二冗余存储块之中选择用于代替所述第一子存储块中的坏区的一个冗余存储块,以及
所述第二冗余选择单元被配置成在所述第一冗余存储块和所述第二冗余存储块之中选择用于代替所述第二子存储块中的坏区的一个冗余存储块。
3.如权利要求2所述的半导体存储器件,其中,所述第一冗余选择单元和所述第二冗余选择单元各自包括:
多个失效地址储存块,所述多个失效地址储存块被配置成储存失效地址;以及
多个地址比较块,所述多个地址比较块被配置成分别接收所述失效地址,
其中,所述地址比较块各自根据从外部器件中提供的列地址是否与相应的失效地址基本相同来输出匹配信号。
4.如权利要求3所述的半导体存储器件,其中,所述第一冗余选择单元和所述第二冗余选择单元各自还包括冗余信号发生器,所述冗余信号发生器接收从所述地址比较块中提供的所述匹配信号,其中,所述冗余信号发生器包括:失效信号发生块,所述失效信号发生块被配置成当所述匹配信号中的一个或更多个被使能时输出使能的失效信号;以及逻辑操作块,所述逻辑操作块被配置成将所述匹配信号译码以产生冗余信号。
5.如权利要求4所述的半导体存储器件,其中,所述冗余选择器包括逻辑操作单元,所述逻辑操作单元被配置成通过对从所述第一冗余选择单元和所述第二冗余选择单元中提供的所述失效信号和所述冗余信号执行逻辑操作来产生第一开关信号至第三开关信号,以控制所述第一开关电路至第三开关电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310150161.4/1.html,转载请声明来源钻瓜专利网。