[发明专利]半导体存储器件

说明书

相关申请的交叉引用

本申请要求2012年10月12日向韩国知识产权局提交的申请号为10-2012-0113482的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明涉及一种半导体存储器件。

背景技术

半导体存储器指由诸如硅Si、锗Ge、砷化镓GaAs、磷酸铟InP等的半导体材料形成的存储器件。半导体存储器件被分成易失型和非易失型存储器件。

易失性存储器件需要电源来保留储存的数据。易失性存储器件包括：静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）、同步动态随机存取存储器（SDRAM）等。然而，非易失性存储器件即使在不存在电源的情况下也保留储存在器件中的数据。非易失性存储器件包括：只读存储器（ROM）、可编程存储器（PROM）、电可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、快闪存储器、相变随机存取存储器（PRAM）、磁性随机存取存储器（MRAM）、阻变随机存取存储器（RRAM）、铁电随机存取存储器（FRAM）等。快闪存储器件被分成NOR型和NAND型存储器件。

半导体存储器件中的存储器单元阵列的某些部分可能因各种原因而变得故障。存储器单元阵列包括用于代替坏区的冗余存储区。例如，存储器单元阵列中的坏区可以在半导体存储器件的制造工艺之后的测试工艺中检测出。然而，冗余存储区使半导体存储器件的区域增大。因此，需要区域减小但仍能提供冗余存储区的半导体存储器件。

发明内容

本发明的各种实施例提供了一种区域减小的半导体存储器件。

根据本发明的一个实施例的半导体存储器件包括：存储器单元阵列，所述存储器单元阵列包括子存储块和冗余存储块；数据线组，所述数据线组被配置成传送要编程到子存储块中的数据和从子存储块中读取的数据；冗余数据线组，所述冗余数据线组被配置成传送要编程到冗余存储块中的数据和从冗余存储块中读取的数据；以及开关电路，所述开关电路被配置成将数据线组与冗余数据线组选择性地耦接。

在本发明的另一个实施例中，半导体存储器件还包括页缓冲器，所述页缓冲器被耦接在子存储块与数据线组之间；以及冗余页缓冲器，所述冗余页缓冲器被耦接在冗余存储块与冗余数据线组之间。

要编程到冗余存储块中的数据可以经由数据线组之一传送到冗余数据线组，并且冗余页缓冲器可以将经由冗余数据线组传送的数据编程到冗余存储块。

冗余页缓冲器可以从冗余存储块中进行读取，并且从冗余存储块中读取的数据可以经由冗余数据线组传送到数据线组之一。

根据本发明的另一个实施例的半导体存储器件包括：第一子存储块和第二子存储块；第一冗余存储块和第二冗余存储块；第一数据线组和第二数据线组，所述第一数据线组和第二数据线组分别与第一子存储块和第二子存储块相对应；第一冗余数据线组和第二冗余数据线组，所述第一冗余数据线组和第二冗余数据线组分别与第一冗余存储块和第二冗余存储块相对应；第一开关电路，所述第一开关电路被配置成将第一数据线组与第一冗余数据线组选择性地耦接；第二开关电路，所述第二开关电路被配置成将第一冗余数据线组与第二冗余数据线组选择性地耦接；以及第三开关电路，所述第三开关电路被配置还成将第二冗余数据线组与第二数据线组选择性地耦接。

在本发明的另一个实施例中，半导体存储器件还可以包括冗余选择器，所述冗余选择器包括第一冗余选择单元和第二冗余选择单元。这里，第一冗余选择单元被配置成在第一冗余存储块与第二冗余存储块之中选择用于代替第一子存储块中的坏区的冗余存储块，并且第二冗余选择单元被配置成在第一冗余存储块与第二冗余存储块之中选择用于代替在第二子存储块中的坏区的冗余存储块。

根据本发明的另一个实施例的半导体存储器件包括：存储器单元阵列，所述存储器单元阵列包括子存储块和冗余存储块；数据线组，所述数据线组与子存储块相对应；冗余数据线组，所述冗余数据线组与冗余存储块相对应；以及开关电路，所述开关电路被配置成选择性地耦接数据线组和冗余数据线组。这里，将要编程到冗余存储块的数据经由数据线组之一传送到冗余数据线组，并且将从冗余存储块中读取的数据经由冗余数据线组传送到数据线组之一。

在本发明的各种实施例中，提供了区域减小的半导体存储器件。

附图说明

通过参照以下结合附图的详细描述，本发明的以上和其他的特点和优点将变得显而易见，其中：

图1是说明根据本发明的一个实施例的半导体存储器件的框图；