[发明专利]带隙基准电路

说明书

【技术领域】

本发明涉及带隙基准电路，尤其涉及一种电源管理芯片DC-DC转换器中的带隙基准电路。

【背景技术】

带隙基准电路是DC-DC转换器中不可或缺的一部分，由于PWM和PFM工作模式的反馈电压V_fb都必须要和由带隙基准电路产生的参考电压进行比较。因此，精确的参考电压能够参数准确的调控电压。

带隙基准电压的基本原理是利用两个具有相反温度系数的电压以合适的权重相加，产生一个具有零温度系数的电压。双极型晶体管(BJT)具有以下两个特性：双极型晶体管的基极-发射极电压Vbe与绝对温度成反比；在不同的集电极电流下，两个双极型晶体管的基极-发射极电压电压的差值ΔVbe与绝对温度成正比。因此双极型晶体管通常是构成带隙基准电压的核心。

就目前而言，已经有一系列的带隙基准电路被提出。这些电路中都采用运算放大器和额外的外加电路来实现比较高的PSRR(PowerSupplyRejectionRatio)，但是这样会增加芯片的面积和功耗。为了满足低电源电压和低功耗的要求，应该避免使用运算放大器电路，而用一种简单的结构实现高PSRR。同时，也应该在比较宽的频带范围内实现高PSRR，从而抑制芯片上的高速电路对带隙基准电路产生的影响。现有技术中有些电路所提出的带隙基准是一个没有使用运算放大器的电路，虽然这种结构获得了很高的PSRR，并且功耗也很低，但是该电路需要一个相对较大的电源电压（VDD>4.25V）。

【发明内容】

为解决上述技术问题，本发明提供了一种低功耗、低电源电压和高PSRR的带隙基准电路，其包括，

一基准电压源VREF，所述基准电压源VREF拉伸门电压V_REG实现内部预稳压，并形成内部预稳压电路；

一带隙核心电路，所述带隙核心电路设有提高电源抑制比的自偏置共源共栅放大电路；

一负反馈电路，所述负反馈电路为所述带隙核心电路提供一个经过稳压后的电源电压VDD；

一启动电路，所述启动电路在工作开始时拉伸所述基准电压源VREF使得所述自偏置共源共栅放大电路正常工作。

优选地，所述带隙核心电路还包括第一电阻R1、第二电阻R2、第一双极性晶体管Q1、与第一双极性晶体管Q1共同联接基极的第二双极性晶体管Q2以及第三双极性晶体管Q3。

优选地，所述负反馈电路设有晶体管M13以及晶体管M16，所述晶体管M13的栅极连接所述自偏置共源共栅放大电路，所述晶体管M13的源极以及所述晶体管M16的漏极连接门电压V_REG，所述晶体管M13的漏极连接所述晶体管M16的栅极，所述晶体管M16的源极连接接地基准电压，所述第一双极性晶体管Q1、第二双极性晶体管Q2以及第三双极性晶体管Q3的基极以及发射极共同耦合到接地基准电压，所述第三双极性晶体管Q3的集电极连接所述第二电阻R2，所述自偏置共源共栅放大电路通过第一电阻R1与第二双极性晶体管Q2集电极串联连接，所述自偏置共源共栅放大电路、第一双极性晶体管Q1以及第二双极性晶体管Q2产生一个PATA电流，所述PATA电流通过第二电阻R2形成PATA电压。

优选地，所述自偏置共源共栅放大电路设有晶体管M1、M2、M3、M4、M5、M6、M7、M8以及第三电阻R3和第四电阻R4，通过第三电阻R3和第四电阻R4的电压为晶体管M2、M3、M4、M5、M6、M7以及M8提供偏置电压。

优选地，所述启动电路设有晶体管MS1、MS2、MS3、MS4以及MS5，开始上电时，若电路处于零偏置状态，基准电压源VREF为低电平，MS2关断，MS4导通，通过MS4和MS5组成的电流镜，使电流流入第三电阻R3，从而使电路进入正常工作状态，基准电压源VREF逐渐增大后，MS2开启，将启动电路关断。

优选地，所述自偏置共源共栅放大电路包括一电流支路，所述电流支路由晶体管M9以及晶体管M10串联所述第二电阻R2组成，所述晶体管M9源极连接所述门电压V_REG，所述晶体管M9漏极连接所述晶体管M10的源极。