[发明专利]光掩模坯料及其制造方法

说明书

技术领域

本发明涉及光掩模坯料，并且更特别地涉及用于制造在半导体集成电路、CCD(电荷耦合装置)、液晶显示器(LCD)用滤色器、磁头等的微制造中使用的光掩模的光掩模坯料。

背景技术

在近年来的半导体加工技术领域中，需要电路图案的日益小型化以伴随大规模集成电路的日益集成化。为了实现这种小型化，关于使构成这种电路的布线图案的细线化技术以及使用于构成单元(cell)的层之间的布线的接触孔图案小型化的技术的需要也变得更严重。因此，在用于形成这些布线图案和接触孔图案的光刻用光掩模的制造中，也需要能够以更高的精确度写入更微细的电路图案的技术。

已知如果在将已经绘画在光掩模上的图案投射到抗蚀膜上时，发生光掩模形状的变化，则图案投射位置的精确度会下降并得到有缺陷的产品。已经明确了，必须控制光掩模的衬底形状以解决这个问题(专利文献1：日本特开2003-50458号公报)。专利文献1报道了，通过使用具有特定表面形状的衬底作为用于制造光掩模的衬底，能够在通过抽吸将光掩模固定在曝光装置的掩模载台上时，抑制表面形状的变化。

通常，将重点放在光掩模用透明衬底和光掩模坯料的平坦性上。当将光学膜如遮光膜或相移膜(phase shift film)沉积在光掩模用透明衬底上时，控制光学膜中的应力，使得衬底形状不改变。关于用于抑制“翘曲”，即衬底表面形状的变化的发生的技术存在很多报道(例如，专利文献2：日本特开2004-199035号公报)。

此外，为了应对图案的进一步细化，实际上使用液浸曝光或双重图案化以及将其组合的技术。在此，术语“液浸曝光”是指通过利用折射率比空气(折射率为1.00)更高的液体(例如折射率为1.44的纯水)填充半导体曝光装置的透镜和作为曝光对象的衬底(例如，硅晶片)之间的空间来提高图案精确度的方法。术语“双重图案化”是指其中在将一个电路图案分成两个低密度电路图案之后进行曝光的方法，其中将上述两个图案依次转印到衬底上。即，在转印一个电路图案之后，在第一个电路图案的线之间转印另一个电路图案，由此实现更高的分辨率。

例如，在对应于hp32的双重图案化所用的光掩模中，当使涂覆在衬底上的抗蚀剂曝光时，要求约3nm至约4nm作为叠加精确度。除了这种对高的叠加精确度的要求之外，因为曝光的光是波长为193nm的短波长光并且由此焦深(DOF)较浅，所以还要求光掩模具有高度的平坦性以实现非常精确的图案化。

可利用相移法作为提高分辨率而不使焦深变浅的一个方法。根据相移法，使用在其上形成图案，使得在通过相移部分的光和通过透明部分的光之间的相位差为约180°的光掩模(相移掩模)。通过相移部分的光和通过透明部分的光相互干涉而形成具有相反相的透射光。相移法使用透射光的相信息来改善分辨率性能。应注意，相移掩模的类型包括Levenson型掩模和半色调型掩模。半色调相移掩模具有比较简单的结构并被广泛使用。

将具有由氧化硅化钼(MoSiO)、氮氧化硅化钼(MoSiON)或氮化硅化钼(MoSiN)制成的相移膜的掩模用作半色调相移掩模(专利文献3：日本特开07-140635号公报)。

通过用电子束蚀刻法或光刻法在相移掩模坯料的主面上形成图案而形成这种相移掩模。更具体地，在相移掩模坯料的相移膜上涂覆抗蚀剂，通过电子束或紫外线将期望的抗蚀剂部位曝光，此后将抗蚀剂显影以获得抗蚀剂图案，由此将在期望部位处的相移膜曝光。随后，通过利用抗蚀剂图案作为掩模进行蚀刻而除去相移膜的曝光部位，从而曝光衬底面，并然后将抗蚀剂图案剥离以获得相移掩模。

一般来说，在光掩模坯料中，通过溅射形成功能性透明膜如相移膜。然而，即使当将在安装在所用曝光装置上时表现高度平坦性的透明衬底用于制造光掩模坯料时，在膜沉积工序期间也在膜中产生应力，并且所述应力造成衬底的应变并引起光掩模坯料的翘曲。另外，当在光掩模制造工序期间释放已经在相移膜等中积累的应力时，由于应力的释放，衬底的翘曲状态从选择的透明衬底的初始状态发生变化。

当在光掩模制造工序期间发生这种衬底的翘曲量变化时，其导致曝光时光掩模平坦性的损失，并且关于图案曝光的有效DOF下降并成为引起分辨率失效的因素。

如果在使得功能性透明膜如相移膜内的应力变成与其它功能性膜中相同的水平的条件下进行膜沉积，则不产生上述问题。然而，这是非常困难的，且实际上不可能找到满足功能性透明膜所需要的各种特性，并且同时也是沉积低应力膜的条件的膜沉积条件。因此，在满足功能性透明膜所需要的各种特性的条件下沉积膜之后，必须提供降低膜应力的其它步骤。