[发明专利]内存访问方法及内存系统

权利要求书

1.一种内存访问方法，其特征在于，包括：

内存控制器发送访存指令、低位地址信号、第一片选信号和第一高位地址信号给第一级缓冲芯片，并将第二高位地址信号进行延迟处理，得到延迟地址信号，将所述延迟地址信号发送给第二级缓冲芯片；其中，所述第一级缓冲芯片与所述第二级缓冲芯片级联，所述第二级缓冲芯片连接至少一个内存模块，所述内存模块包括至少一个内存颗粒；所述第一片选信号与所述第一高位地址信号用于标识所述第二缓冲芯片中的目标第二级缓冲芯片；所述低位地址信号用于标识目标内存模块中的目标内存颗粒；

所述第一级缓冲芯片根据预设的映射关系以及所述第一片选信号和所述第一高位地址信号向所述第二级缓冲芯片输出第二片选信号以选通所述目标第二级缓冲芯片，并将所述访存指令和所述低位地址信号发送给所述目标第二级缓冲芯片；其中，所述第二级缓冲芯片包括至少一个缓冲芯片，所述目标缓缓冲芯片为所述第二级缓冲芯片中被所述第二片选信号选通的缓冲芯片；

所述目标第二级缓冲芯片根据所述延迟地址信号和所述第二片选信号从所述内存模块中确定所述目标内存模块，并根据所述低位地址信号从所述目标内存模块中确定所述目标内存颗粒；所述延迟地址信号和所述第二片选信号用于标识所述内存模块中的所述目标内存模块；

所述目标第二级缓冲芯片根据所述访存指令从所述目标内存颗粒中获取目标数据，并通过所述第一级缓冲芯片将所述目标数据发送给所述内存控制器。

2.根据权利要求1所述的内存访问方法，其特征在于，所述内存控制器将第二高位地址信号进行延迟处理，得到延迟地址信号包括：

所述内存控制器根据所述第一级缓冲芯片的延迟参数对所述第二高位地址信号进行延迟处理，得到延迟地址信号。

3.根据权利要求1或2所述的内存访问方法，其特征在于，所述第一级缓冲芯片根据预设的映射关系以及所述第一片选信号和所述第一高位地址信号向所述第二级缓冲芯片输出第二片选信号以选通所述目标第二级缓冲芯片包括：

所述第一级缓冲芯片根据所述映射关系生成编码代码；

所述第一级缓冲芯片采用所述编码代码对所述第一片选信号和所述第一高位地址信号进行编码，获得所述第二片选信号；

所述第一级缓冲芯片向所述第二级缓冲芯片输出所述第二片选信号，以选通所述目标第二级缓冲芯片。

4.一种内存系统，其特征在于，包括：内存控制器、第一级缓冲芯片和至少一个第二级缓冲芯片，其中，所述内存控制器与所述第一级缓冲芯片和所述第二级缓冲芯片连接，所述第一级缓冲芯片与所述第二级缓冲芯片级联，所述第二级缓冲芯片连接内存模块，所述内存模块包括至少一个内存颗粒；

所述内存控制器，用于发送访存指令、低位地址信号、第一片选信号和第一高位地址信号给所述第一级缓冲芯片，并将第二高位地址信号进行延迟处理，得到延迟地址信号，将所述延迟地址信号发送给所述第二级缓冲芯片，以及接收所述第一级缓冲芯片返回的目标数据；所述第一片选信号与所述第一高位地址信号用于标识所述第二缓冲芯片中的目标第二级缓冲芯片；所述低位地址信号用于标识目标内存模块中的目标内存颗粒；

所述第一级缓冲芯片，用于接收所述访存指令、所述低位地址信号、所述第一片选信号和所述第一高位地址信号，根据预设的映射关系以及所述第一片选信号和所述第一高位地址信号向所述第二级缓冲芯片输出第二片选信号以选通所述目标第二级缓冲芯片，并将所述访存指令和所述低位地址信号发送给所述目标第二级缓冲芯片，以及接收所述目标第二级缓冲芯片返回的所述目标数据并将所述目标数据发送给所述内存控制器；其中，所述第二级缓冲芯片包括至少一个缓冲芯片，所述目标缓缓冲芯片为所述第二级缓冲芯片中被所述第二片选信号选通的缓冲芯片；

所述目标第二级缓冲芯片，用于接收所述访存指令、所述低位地址信号、所述延迟地址信号和所述第二片选信号，根据所述延迟地址信号和所述第二片选信号从所述内存模块中确定所述目标内存模块，并根据所述低位地址信号从所述目标内存模块中确定所述目标内存颗粒，以及根据所述访存指令从所述目标内存颗粒中获取目标数据，将所述目标数据发送给所述第一级缓冲芯片；所述延迟地址信号和所述第二片选信号用于标识所述内存模块中的所述目标内存模块。

5.根据权利要求4所述的内存系统，其特征在于，所述内存控制器具体用于根据所述第一级缓冲芯片的延迟参数对所述第二高位地址信号进行延迟处理，得到所述延迟地址信号。