[发明专利]开关电路

权利要求书

1.一种方法，包括：

基于提供给第一晶体管的第一端的第一控制信号导通所述第一晶体管；以及

基于提供给第二晶体管的第一端的第二控制信号导通所述第二晶体管，将所述第一控制信号延迟一时延得到所述第二控制信号，

其中，

所述第一晶体管的第二端与所述第二晶体管的第二端连接；

所述第二控制信号用于控制逻辑器件的第一输入信号；

所述逻辑器件接收将所述第一控制信号反转得到的第二输入信号；并且

所述逻辑器件的输出信号用于控制所述第二晶体管的第一端。

2.根据权利要求1所述的方法，其中，

所述第一晶体管与所述第二晶体管一起对应于内存宏的全局输入-输出电路或解码器电路。

3.根据权利要求1所述的方法，其中，

与所述第二晶体管的第二端连接的所述第一晶体管的第二端与内存宏的全局输入-输出电路或解码器电路连接。

4.根据权利要求1所述的方法，其中，

所述逻辑器件是NOR门或NAND门；

所述第二控制信号被第三晶体管的第一端和第四晶体管的第一端接收；

所述第三晶体管的掺质物不同于所述第四晶体管的掺质物；

所述第四晶体管被配置为控制反相器；以及

所述反相器提供所述第一输入信号。

5.一种电路，包括：

第一晶体管；

第二晶体管；

延迟电路；以及

逻辑器件，

其中，

所述第一晶体管的第一端被配置为接收第一控制信号；

所述第二晶体管的第一端与所述逻辑器件的输出端连接；

所述第一晶体管的第二端与所述第二晶体管的第二端连接；

所述逻辑器件的第一输入端被配置为接收第一输入信号，所述第一输入信号被所述第一控制信号延迟了所述延迟电路所提供的时延而得到的第二控制信号所控制；并且

所述逻辑器件的第二输入端被配置为接收将所述第一控制信号反转得到的第二输入信号。

6.根据权利要求5所述的电路，进一步包括：

第三晶体管；以及

第四晶体管，

其中，

所述第三晶体管的第一端与所述第四晶体管的第一端连接并且被配置为接收所述第二控制信号；

所述第三晶体管被配置为生成所述第一输入端的第一逻辑值；并且

所述第四晶体管被配置为生成所述第一输入端的第二逻辑值。

7.根据权利要求6所述的电路，进一步包括：

第一反相器，与所述第三晶体管和所述第四晶体管连接；以及

保持器电路，

其中，

所述第四晶体管被配置为控制所述第一反相器以生成所述第一输入端的第二逻辑值；

所述第三晶体管被配置为在所述第一反相器的输出端处生成所述第一输入端的第一逻辑值；并且

所述保持器电路被配置为在所述第一反相器的输入端处提供第一反相器输入。

8.根据权利要求7所述的电路，进一步包括：

第二反相器；

第三反相器；以及

第五晶体管，

其中，

所述第二反相器被配置为被所述第一控制信号和所述第一控制信号的反转信号所控制；

所述第二反相器的输出端与所述第一反相器的输入端连接；并且

所述第五晶体管连接在所述第三反相器的输入端和输出端之间，并且与所述第三反相器一起配置成锁存器。

9.根据权利要求8所述的电路，进一步包括：

第六晶体管；

第七晶体管；

第八晶体管；以及

第四反相器，

其中，

所述第六晶体管和所述第七晶体管被配置为反相器；

所述第八晶体管被配置为所述第六晶体管和所述第七晶体管的电路通路；

所述第四反相器的输出端与由所述第六晶体管和所述第七晶体管配置成的反相器的输入端连接；并且

所述第四反相器的输入端被配置为接收所述第一控制信号。

10.一种电路，包括：

多个电流电路；

控制电路；

多个子电路；以及

延迟电路，

其中，

所述多个电流电路中的每一个电流电路都被配置为接收由所述控制电路提供的第一控制信号并且被配置成用于所述多个子电路中的对应子电路的电流通路；

所述延迟电路被配置为提供将所述第一控制信号延迟一时延得到的第二控制信号；

所述控制电路被配置为基于所述第二控制信号生成第三控制信号；并且

所述第三控制信号用于控制所述多个电流电路。