[发明专利]具有密度梯度平滑的MOS阵列边缘的布局

说明书

本申请要求于2012年4月30日提交的标题为“Layout of a MOS Array Edge with Density Gradient Smoothing”的美国临时专利申请序列号No.61/640,073的优先权，其内容结合于此作为参考。

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及具有密度梯度平滑的MOS阵列边缘的布局。

背景技术

集成电路通常以阵列形式形成，其中，在中间掩模区中重复多次相同的金属氧化物半导体(MOS)器件几何形状。集成电路的性能取决于包括阵列的MOS器件内的功能部件的形状之间的图案一致性以确保使它们的电特性相匹配。因为在阵列边缘和背景电路之间存在密度梯度，所以阵列边缘处的形状的图案一致性对背景电路的密度很敏感。现有解决方案是增加与MOS器件相同但不被电激活的伪器件的缓冲区。缓冲区使得阵列内的有源MOS器件具有更好的图案一致性，但会增加芯片的有效面积开销。

发明内容

根据本发明的一个方面，提供了一种用于半导体器件阵列的多阶梯密度梯度平滑的方法，包括：将多个单位单元配置为阵列，各个单位单元均具有一部件密度；在阵列的外围的至少一部分的外侧，将多个第一密度梯度单元配置为第一边缘子阵列，各个第一密度梯度单元的部件密度均小于单位单元的部件密度；以及在第一边缘子阵列的外围的至少一部分的外侧，将多个第二密度梯度单元配置为第二边缘子阵列，各个第二密度梯度单元的部件密度均小于第一密度梯度单元的部件密度。

优选地，该方法包括：在第二边缘子阵列的外围的至少一部分的外侧配置背景电路，背景电路的部件密度小于第二密度梯度单元的部件密度。

优选地，该方法包括：将第二密度梯度单元的部件密度构造为第一密度梯度单元的部件密度和背景电路的部件密度的平均值。

优选地，该方法包括：将第二边缘子阵列的部件密度构造为第一边缘子阵列的部件密度和背景电路的部件密度的平均值。

优选地，该方法包括：将第一密度梯度单元的部件密度构造为单位单元的部件密度和第二密度梯度单元的部件密度的平均值。

优选地，该方法包括：将第一边缘子阵列的部件密度构造为阵列的部件密度和第二边缘子阵列的部件密度的平均值。

优选地，该方法包括：将部件密度定义为总氧化物面积除以半导体器件阵列的总布局面积。

优选地，该方法包括：将部件密度定义为总栅极材料面积除以半导体器件阵列的总布局面积。

根据本发明的另一方面，提供了一种半导体器件装置，包括：由多个单位单元组成的阵列，各个单位单元均具有一部件密度；由多个第一密度梯度单元组成的第一边缘子阵列，多个第一密度梯度单元形成阵列的外围的至少一部分的外侧的边界，各个第一密度梯度单元的部件密度均小于单位单元的部件密度；以及由多个第二密度梯度单元组成的第二边缘子阵列，多个第二密度梯度单元形成第一边缘子阵列的外围的至少一部分的外侧的边界，各个第二密度梯度单元的部件密度均小于第一密度梯度单元的部件密度。

优选地，该半导体器件装置包括部件密度小于第二密度梯度单元的部件密度的背景电路。

优选地，第二边缘子阵列与第一边缘子阵列的边缘邻接。

优选地，第二密度梯度单元的部件密度为第一密度梯度单元的部件密度和背景电路的部件密度的平均值。

优选地，第二边缘子阵列的部件密度为第一边缘子阵列的部件密度和背景电路的部件密度的平均值。

优选地，第一边缘子阵列与阵列的边缘邻接。

优选地，第一密度梯度单元的部件密度为单位单元的部件密度和第二密度梯度单元的部件密度的平均值。

优选地，第一边缘子阵列的部件密度为阵列的部件密度和第二边缘子阵列的部件密度的平均值。

优选地，单位单元包括存储单位单元。

优选地，第一边缘子阵列和第二边缘子阵列沿着阵列的一条或多条边界形成线形边缘子阵列。

优选地，第一边缘子阵列围绕阵列的外围；以及第二边缘子阵列围绕第一边缘子阵列的外围。