[发明专利]用于多重图案化技术的导线布线

权利要求书

1.一种方法，包括：

使用第一掩模在半导体衬底的第一层内形成多个参考电压图案，所述参考电压图案包括交替的第一参考电压图案和第二参考电压图案；

使用第二掩模在所述半导体衬底的所述第一层内形成多个信号图案，所述多个信号图案中的图案位于连续的参考电压图案对之间。

2.根据权利要求1所述的方法，进一步包括：

使用第三掩模在所述半导体衬底的第二层内形成另外多个参考电压图案，所述另外多个参考电压图案包括连接至所述第一层中对应的第一参考电压图案和第二参考电压图案的、交替的第一参考电压图案和第二参考电压图案；

使用第四掩模在半导体衬底的所述第二层的、连续的参考电压图案对之间形成另外多个信号图案，所述第二层的信号图案连接至所述第一层的信号图案。

3.根据权利要求2所述的方法，其中，所述第一层的多个电路图案在水平方向和垂直方向中的一个方向上定位，而所述第二层的多个电路图案在水平方向和垂直方向中的另一个方向上定位。

4.根据权利要求2所述的方法，进一步包括：

使用第一通孔掩模形成多个第一通孔，用于将所述第一层和所述第二层中的第一参考电压相互连接并且用于将所述第一层和所述第二层中的第二参考电压相互连接，使得通孔沿着通过所述第二层的图案与所述第一层的图案的交叉点的多条直对角线排列。

5.根据权利要求4所述的方法，进一步包括使用第二通孔掩模在通孔层内形成多个第二通孔，用于将所述第一层的信号线连接至所述第二层的信号线，所述多个第二通孔呈对角线位于所述多个第一通孔中的通孔之间。

6.根据权利要求1所述的方法，其中，所述参考电压图案和所述信号图案以相邻图案之间等节距的方式排列。

7.根据权利要求1所述的方法，其中，多个电路图案是静态随机存储器的一部分。

8.一种半导体结构，包括：

半导体衬底；

多个参考电压图案，位于所述半导体衬底的第一层内，所述参考电压图案包括连接至对应的第一参考电压和第二参考电压的交替的第一参考电压图案和第二参考电压图案；

多个信号图案，位于所述半导体衬底的所述第一层内，所述多个信号图案中的图案位于连续的参考电压图案对之间，

其中，所述多个参考电压图案中的每一个图案都以基本小于单次光刻、单次蚀刻工艺中用于形成清楚图案的最小距离的距离与所述多个信号图案中最近的一个信号图案分隔开。

9.根据权利要求8所述的半导体结构，进一步包括：

另外多个参考电压图案，位于所述半导体衬底的第二层内，所述另外多个参考电压图案包括交替的第一参考电压图案和第二参考电压图案；以及

另外多个信号图案，位于所述半导体衬底的所述第二层内、连续的参考电压图案对之间，

其中，所述第二层中对应的第一参考电压图案和第二参考电压图案连接至所述第一层中对应的第一参考电压图案和第二参考电压图案，并且所述第二层中对应的信号图案连接至所述第一层中对应的信号图案。

10.一种方法，包括：

排列具有多个电路图案的集成电路(IC)中的至少一层的布局，所述多个电路图案包括交替的参考电压图案和信号图案；

将所述多个参考电压图案分配至第一掩模，其中，所述多个参考电压图案中的交替图案连接至第一电势，而所述多个参考电压图案中剩余的图案连接至第二电势；

将所述多个信号图案分配至第二掩模；以及

在非暂态机器可读存储介质中存储所述布局以用于形成多重图案化所述IC中的至少一层的第一掩模和第二掩模。