[发明专利]用于多重图案化技术的导线布线

说明书

技术领域

本发明总的来说涉及集成电路(IC)，更具体地涉及用于设计多重图案化布局的方法和自动工具。

背景技术

在半导体制造工艺中，光刻胶图案的分辨率在约45纳米(nm)半节距时开始变得模糊。为了继续使用已购买更大技术节点的制造设备，已开发出多次曝光方法。

多次曝光或多重图案化技术(MPT)涉及连续使用两个或更多不同的掩模在衬底的单层上形成图案。只要每一个单独的掩模内的图案都遵守技术节点的相关最小分隔距离，使用多个掩模形成的图案的组合可包括比最小分隔距离更小的间距。MPT容许线段，并且在某些情况下，顶点(角)由同一掩模上的垂直线段和水平线段形成。因此，MPT具有灵活性并且通常使得整体IC布局明显减小。

MPT是布局分割方法，其类似于图形理论中布局分割的M-着色问题，其中M是用于曝光单层的掩模的数量(以及曝光的次数)。例如，如果使用两个掩模(双重图案化技术，DPT)，则通常表示图案被分配两种“颜色类型”中的一种，其中颜色对应于光掩模分配。如本文所使用的，DPT是MPT的实例，使得通常提及的MPT包括作为一个非限制性实例的DPT。

如果用于图案化同一层的掩模之间有任何未对准，则由不同掩模形成的电路图案之间的耦合电容将会发生变化，这又影响了网络的耦合和总电容。

发明内容

根据本发明的一个方面，提供了一种方法，包括：使用第一掩模在半导体衬底的第一层内形成多个参考电压图案，参考电压图案包括交替的第一参考电压图案和第二参考电压图案；使用第二掩模在半导体衬底的第一层内形成多个信号图案，多个信号图案中的图案位于连续的参考电压图案对之间。

优选地，该方法进一步包括：使用第三掩模在半导体衬底的第二层内形成另外多个参考电压图案，另外多个参考电压图案包括连接至第一层中对应的第一参考电压图案和第二参考电压图案的、交替的第一参考电压图案和第二参考电压图案；使用第四掩模在半导体衬底的第二层的、连续的参考电压图案对之间形成另外多个信号图案，第二层的信号图案连接至第一层的信号图案。

优选地，第一层的多个电路图案在水平方向和垂直方向中的一个方向上定位，而第二层的多个电路图案在水平方向和垂直方向中的另一个方向上定位。

优选地，该方法进一步包括：使用第一通孔掩模形成多个第一通孔，用于将第一层和第二层中的第一参考电压相互连接并且用于将第一层和第二层中的第二参考电压相互连接，使得通孔沿着通过第二层的图案与第一层的图案的交叉点的多条直对角线排列。

优选地，该方法进一步包括使用第二通孔掩模在通孔层内形成多个第二通孔，用于将第一层的信号线连接至第二层的信号线，多个第二通孔呈对角线位于多个第一通孔中的通孔之间。

优选地，参考电压图案和信号图案以相邻图案之间等节距的方式排列。

优选地，多个电路图案是静态随机存储器的一部分。

根据本发明的另一方面，提供了一种半导体结构，包括：半导体衬底；多个参考电压图案，位于半导体衬底的第一层内，参考电压图案包括连接至对应的第一参考电压和第二参考电压的交替的第一参考电压图案和第二参考电压图案；多个信号图案，位于半导体衬底的第一层内，多个信号图案中的图案位于连续的参考电压图案对之间，其中，多个参考电压图案中的每一个图案都以基本小于单次光刻、单次蚀刻工艺中用于形成清楚图案的最小距离的距离与多个信号图案中最近的一个信号图案分隔开。

优选地，该半导体结构进一步包括：另外多个参考电压图案，位于半导体衬底的第二层内，另外多个参考电压图案包括交替的第一参考电压图案和第二参考电压图案；以及另外多个信号图案，位于半导体衬底的第二层内、连续的参考电压图案对之间，其中，第二层中对应的第一参考电压图案和第二参考电压图案连接至第一层中对应的第一参考电压图案和第二参考电压图案，并且第二层中对应的信号图案连接至第一层中对应的信号图案。

优选地，第一层的多个电路图案在水平方向和垂直方向中的一个方向上定位，而第二层的多个电路图案在水平方向和垂直方向中的另一个方向上定位。

优选地，该半导体结构进一步包括：通孔层，位于第一层和第二层之间，通孔层包括多个第一通孔，多个第一通孔用于将第一层的第一参考电压图案和第二层的第一参考电压图案相互连接并且用于将第一层的第二参考电压图案和第二层的第二参考电压图案相互连接，使得通孔沿着通过第二层的图案和第一层的图案的交叉点的多条直对角线排列。

优选地，通孔层进一步包括多个第二通孔，用于将第一层的信号线连接至第二层的信号线，多个第二通孔呈对角线位于多个第一通孔的通孔之间。