[发明专利]硅释放工艺

说明书

技术领域

本发明涉及半导体制造加工领域，尤其涉及一种硅释放工艺。

背景技术

目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为信息时代的标志和基础。

在微电子技术中，一块集成电路芯片的制造完成，需要经过集成电路设计、掩模板制造、原始材料制造、芯片加工、封装、测试等工序。其中，对半导体硅片进行刻蚀形成工艺沟槽的技术，显得尤为关键。

刻蚀（Etch）是半导体制造工艺、微电子IC制造工艺以及微纳制造工艺中的一种相当重要的步骤，是与光刻相联系的图形化（pattern）处理的一种主要工艺。

在某些特殊结构的制造加工过程中，需要通过对硅释放（即需要把某些结构底部的硅全部刻蚀干净）来实现该特殊结构悬空，被释放悬空的结构能实现某些特定的功能。

目前，传统的硅释放工艺多是使用湿法药液进行释放。然而，采用湿法药液腐蚀来进行硅释放的方法，作业周期较长，产能较低。

发明内容

基于此，有必要提供一种产能较高的硅释放工艺。

一种硅释放工艺，通过干法深槽刻蚀设备实现，包括如下步骤：

提供需要进行硅释放的器件，并在所述器件需要进行硅释放的位置覆盖掩模；

在刻蚀气体的气氛下，对所述器件进行刻蚀工艺；

在保护气体的气氛下，对所述器件进行沉积工艺；

重复刻蚀工艺和沉积工艺，直至器件底部的硅完全释放干净，完成所述硅释放工艺。

在一个实施例中，所述刻蚀工艺中，通过控制所述刻蚀气体的上电极功率或电压、所述刻蚀气体的下电极的功率或电压以及所述刻蚀气体的流量来调整硅释放的速率。

在一个实施例中，所述刻蚀气体的上电极功率或电压为所述干法深槽刻蚀设备的最大功率或电压的1/2～1。

在一个实施例中，所述刻蚀气体的下电极功率设置为0W～5W或所述刻蚀气体的下电极电压设置为0V～5V。

在一个实施例中，所述刻蚀气体为SF₆；所述刻蚀工艺中，SF₆的流量为所述干法深槽刻蚀设备的最大流量的1/3～2/3。

在一个实施例中，所述沉积工艺中，通过控制所述保护气体的上电极功率或电压、所述保护气体的下电极的功率或电压以及所述保护气体的流量来调整硅释放的角度。

在一个实施例中，所述保护气体的上电极功率或电压为所述干法深槽刻蚀设备的最大功率或电压的1/6～1/2。

在一个实施例中，所述保护气体的下电极功率设置为0W～5W或所述保护气体的下电极电压设置为0V～5V。

在一个实施例中，所述保护气体为C₄F₈；所述沉积工艺中，C₄F₈的流量为10sccm～50sccm。

在一个实施例中，单次的所述刻蚀工艺和单次的所述沉积工艺的时间比例设置为7～9:1。

这种硅释放工艺采用干法深槽刻蚀设备来实现器件底部的硅的释放，相对于传统的采用湿法药液腐蚀来进行硅释放的方法，可控性高、作业周期短，产能较高。

附图说明

图1为一实施方式的硅释放工艺的流程图；

图2为需要进行硅释放工艺的器件的部分结构的示意图；

图3为如图2所示的器件的部分结构在硅释放工艺过程中的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。

如图1所示的一实施方式的硅释放工艺，通过干法深槽刻蚀设备实现，包括如下步骤：

S10、提供需要进行硅释放的器件10，并在器件10需要进行硅释放的位置覆盖掩模20。

结合图2，器件10需要进行硅释放的位置的材料为硅，在硅上按照不同的需求覆盖不同材料的掩模20。

一般而言，采用干法深槽刻蚀设备进行硅释放工艺，掩模20的材料可以为光刻胶、SiO₂或Si₃N₄。

S20、在刻蚀气体的气氛下，对器件10进行刻蚀工艺。