[发明专利]多层外延超级结架构的半导体器件及其制造方法有效
申请号: | 201310164000.0 | 申请日: | 2013-05-03 |
公开(公告)号: | CN104134609B | 公开(公告)日: | 2017-08-11 |
发明(设计)人: | 俞义长;孙晓儒;殷允超;周宏伟 | 申请(专利权)人: | 无锡华润微电子有限公司 |
主分类号: | H01L21/265 | 分类号: | H01L21/265;H01L29/06 |
代理公司: | 广州华进联合专利商标代理有限公司44224 | 代理人: | 邓云鹏 |
地址: | 214135 江苏省无锡市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 外延 超级 架构 半导体器件 及其 制造 方法 | ||
1.一种多层外延超级结架构的半导体器件的制造方法,包括下列步骤:
步骤一,在晶圆的第一掺杂类型的衬底上生长第一掺杂类型的缓冲外延层;
步骤二,通过光刻和离子注入在所述缓冲外延层内形成多个第二掺杂类型的掺杂区;
步骤三,去除所述缓冲外延层上的光刻胶并在所述缓冲外延层上生长第一掺杂类型的正常外延层;
步骤四,通过光刻和离子注入在前一步骤的正常外延层内形成第二掺杂类型的掺杂区;
步骤五,去除前一步骤形成的光刻胶并在前一步骤的正常外延层上再生长一层第一掺杂类型的正常外延层;
多次重复所述步骤四和步骤五,得到多层第一掺杂类型的正常外延层,所述正常外延层的每一层内均形成有所述第二掺杂类型的掺杂区,从所述缓冲外延层往上、所述缓冲外延层和正常外延层厚度逐渐递减;所述离子注入的注入能量为50千电子伏~350千电子伏;
步骤六,在离所述衬底最远的一层正常外延层表面热生长场氧化层,并热推进使所有所述第二掺杂类型的掺杂区和相邻外延层内的第二掺杂类型的掺杂区在纵向上串在一起形成柱状的超级结结构。
2.根据权利要求1所述的多层外延超级结架构的半导体器件的制造方法,其特征在于,所述第一掺杂类型为N型,所述第二掺杂类型为P型;所述第一掺杂类型的衬底为N+衬底,所述离子注入的注入离子为硼离子。
3.根据权利要求1所述的多层外延超级结架构的半导体器件的制造方法,其特征在于,所述正常外延层共有5层,所述离子注入包括对所述缓冲外延层的一次注入和对所述正常外延层的前4层的各一次注入。
4.根据权利要求1所述的多层外延超级结架构的半导体器件的制造方法,其特征在于,所述热生长场氧化层的步骤是用炉管进行生长。
5.一种多层外延超级结架构的半导体器件,包括第一掺杂类型的衬底和所述衬底上的第一掺杂类型的多层外延层,所述多层外延层内纵向形成有多个第二掺杂类型的柱状结构,所述多层外延层包括缓冲外延层和多层正常外延层,其特征在于,从所述缓冲外延层往上、所述缓冲外延层和正常外延层厚度逐渐递减。
6.根据权利要求5所述的多层外延超级结架构的半导体器件,其特征在于,所述正常外延层共有5层。
7.根据权利要求5或6所述的多层外延超级结架构的半导体器件,其特征在于,所述第一掺杂类型为N型,所述第二掺杂类型为P型;所述第一掺杂类型的衬底为N+衬底。
8.根据权利要求7所述的多层外延超级结架构的半导体器件,其特征在于,所述第二掺杂类型的柱状结构的掺杂离子为硼离子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润微电子有限公司,未经无锡华润微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310164000.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造