[发明专利]多层外延超级结架构的半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件的制造方法，特别是涉及一种多层外延超级结架构的半导体器件，还涉及一种多层外延超级结架构的半导体器件的制造方法。

背景技术

当前的超级结（Super Junction）架构主要包括两大类，一类是外延后进行光刻和注入P型杂质、多次反复该过程得到NP交错的超结柱；另一类是一次长出需要厚度的N型外延层，然后在外延层中刻蚀得到深沟槽，再于槽中形成P型硅，从而得到类似的超级结结构。

对于前述前一种超级结结构，其内部存在一个体二极管，由于储存很高的反向恢复电荷Qrr，造成器件的反向恢复特性很差。而且该结构的外延层数比较多，因而导致器件的制造成本较高、生产周期较长。

发明内容

基于此，为了解决传统的多层外延超级结结构的器件反向恢复特性较差、制造成本较高、生产周期较长的问题，有必要提供一种多层外延超级结架构的半导体器件的制造方法。

一种多层外延超级结架构的半导体器件的制造方法，包括下列步骤：步骤一，在晶圆的第一掺杂类型的衬底上生长第一掺杂类型的缓冲外延层；步骤二，通过光刻和离子注入在所述缓冲外延层内形成第二掺杂类型的掺杂区；步骤三，去除所述缓冲外延层上的光刻胶并在所述缓冲外延层上生长第一掺杂类型的正常外延层；步骤四，通过光刻和离子注入在前一步骤的正常外延层内形成第二掺杂类型的掺杂区；步骤五，去除前一步骤形成的光刻胶并在前一步骤的正常外延层上再生长一层第一掺杂类型的正常外延层；多次重复所述步骤四和步骤五，得到多层第一掺杂类型的正常外延层，所述正常外延层的每一层内均形成有所述第二掺杂类型的掺杂区，从所述缓冲外延层往上、所述缓冲外延层和正常外延层厚度逐渐递减；所述离子注入的注入能量为50千电子伏～350千电子伏；步骤六，在离所述衬底最远的一层正常外延层表面热生长场氧化层，并热推进使所有所述第二掺杂类型的掺杂区和相邻外延层内的第二掺杂类型的掺杂区在纵向上串在一起形成柱状的超级结结构。

在其中一个实施例中，所述第一掺杂类型为N型，所述第二掺杂类型为P型；所述第一掺杂类型的衬底为N+衬底，所述离子注入的注入离子为硼离子。

在其中一个实施例中，所述正常外延层共有5层，所述离子注入包括对所述缓冲外延层的一次注入和对所述正常外延层的前4层的各一次注入。

在其中一个实施例中，所述热生长场氧化层的步骤是用炉管进行生长。

还有必要提供一种多层外延超级结架构的半导体器件。

一种多层外延超级结架构的半导体器件，包括第一掺杂类型的衬底和所述衬底上的第一掺杂类型的多层外延层，所述多层外延层内纵向形成有第二掺杂类型的柱状结构，所述多层外延层包括缓冲外延层和多层正常外延层，从所述缓冲外延层往上、所述缓冲外延层和正常外延层厚度逐渐递减。

在其中一个实施例中，所述正常外延层共有5层。

在其中一个实施例中，所述第一掺杂类型为N型，所述第二掺杂类型为P型；所述第一掺杂类型的衬底为N+衬底。

在其中一个实施例中，所述第二掺杂类型的柱状结构的掺杂离子为硼离子。

采用上述多层外延超级结架构的半导体器件的制造方法制造的半导体器件，由于硼离子采用高能量注入，通过控制杂质分布及相应的结深，来减少器件工作时体二极管的存贮电荷，使反向恢复时间缩短。因为注入的是高能量的硼，杂质离子注入深度更大，加上采用厚度逐渐递减的外延层结构，因此有效地减少了外延层数，降低了生产周期和成本。

附图说明

图1为一实施例中多层外延超级结架构的半导体器件的制造方法的流程图；

图2A～图2G为多层外延超级结架构的半导体器件的制造方法制造的器件在制造过程中的剖面示意图。

具体实施方式

为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图1是一实施例中多层外延超级结架构的半导体器件的制造方法的流程图，包括下列步骤：

S11，在晶圆的N+衬底上生长N型的缓冲外延层。

请参见图2A，在N+衬底110上生长一层较厚的N型缓冲外延层120。

S12，通过光刻和离子注入在缓冲外延层内形成P型的掺杂区。

请参见图2B，光刻形成掺杂区窗口后通过离子注入形成P型的掺杂区122（光刻胶在图2B中未示）。可以理解的，实际的器件在N型缓冲外延层120中需要形成多个掺杂区122，而不止图2B中所示的两个。