[发明专利]一种应用于流水线ADC的低功耗基准电压缓冲器

权利要求书

1.一种应用于流水线ADC的低功耗基准电压缓冲器，其特征在于，所述基准电压缓冲器包括差分电压放大器、源极跟随器、电容放电回路、电容充电回路；

所述差分电压放大器部分包括第一电阻、第二电阻、第三电阻、第四电阻、差分放大器；

所述源极跟随器电路部分包括第一NMOS管、第二NMOS管，第三NMOS管、第四NMOS管；

所述电容放电回路包括第一负载电容、第二开关、第三NMOS管、放电电流控制电路；所述放电电流控制电路包括第一CMOS开关，第五NMOS管；

所述电容充电回路包括第二负载电容、第三开关、第二NMOS管、充电电流控制电路；所述充电电流控制电路包括第二CMOS开关，第一PMOS管；

所述基准电压缓冲器还包括第一电压源（VH）、第一开关、第四开关、第二电压源（VL）；

所述基准电压缓冲器电路连接如下：

第一电阻一端接地，第一电阻另一端接差分放大器的负输入端，第三电阻一端接差分放大器的正输出端，第三电阻另一端接差分放大器的负输入端；第二电阻一端接输入电压（Vin），第二电阻另一端接差分放大器的正输入端；第四电阻一端接差分放大器的正输入端，第四电阻另一端接差分放大器负输出端；

第一NMOS管栅极接差分放大器负输出端，第一NMOS管漏极接电源，第一NMOS管源极接第三MOS管的漏极；第二NMOS管栅极接差分放大器正输出端，第二NMOS管漏极接电源，第二NMOS管源极接第四NMOS管漏极；第三NMOS管源极接地；第四NMOS管源极接地，第四NMOS管栅极和第三NMOS管栅极相连，第四NMOS管栅极和第三NMOS管栅极一起与固定偏置电压源（Vbn）相连；

第一开关一端接到第一电压源（VH），第一开关另一端分别与第一电容上极板、第二开关一端相连；第一电容下级板接地；第二开关另一端接第三NMOS管漏极；第五NMOS管栅极接第一CMOS开关一端，第五NMOS管源极接地；第一CMOS开关另一端分别与第五NMOS管漏极、第一电容的上极板连接；

第四开关一端接第二电压源（VL），第四开关另一端分别与第二电容上极板、第三开关一端相连；第二电容下级板接地；第三开关另一端接第四NMOS管漏极；第一PMOS管栅极接第二CMOS开关一端，第一PMOS管源极接电源；第二CMOS开关另一端分别与第一PMOS管漏极、第二电容的上极板连接。